[發(fā)明專利]一種基于STM32F103ZET6芯片的通用工業(yè)控制核心板

在審

• 申請(qǐng)?zhí)枺?/td>: 201410424773.2
• 申請(qǐng)日: 2014-08-26
• 公開（公告）號(hào): CN104166361A
• 公開（公告）日: 2014-11-26
• 發(fā)明（設(shè)計(jì)）人: 薛軍娥;趙敏;丁長明;荊雅光;任聚財(cái);安海龍;劉濤;任青松;王羽
• 申請(qǐng)（專利權(quán)）人: 昆山杰普軟件科技有限公司
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 蘇州慧通知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32239
• 代理人: 安紀(jì)平

技術(shù)領(lǐng)域

本發(fā)明涉及工業(yè)自動(dòng)化控制及物聯(lián)網(wǎng)領(lǐng)域，具體涉及一種基于STM32F103ZET6芯片的通用工業(yè)控制核心板。

背景技術(shù)

核心板是將MINI?PC的核心功能打包封裝的一塊電子主板，大多數(shù)核心板集成了CPU，存儲(chǔ)設(shè)備和引腳，通過引腳與配套底板連接在一起從而實(shí)現(xiàn)某個(gè)領(lǐng)域的系統(tǒng)芯片，人們也常常將這樣一套系統(tǒng)稱之為嵌入式開發(fā)平臺(tái)，因?yàn)楹诵陌寮闪撕诵牡耐ㄓ霉δ埽运哂幸粔K核心板可以定制各種不同的底板的通用性。

但是現(xiàn)有技術(shù)的核心板開發(fā)效率低，在新產(chǎn)品開發(fā)或產(chǎn)品升級(jí)中的開發(fā)周期較長，開發(fā)成本高，進(jìn)而導(dǎo)致開發(fā)的難度升高，使得系統(tǒng)的穩(wěn)定性差，基于此，設(shè)計(jì)一種基于STM32F103ZET6芯片的通用工業(yè)控制核心板還是很有必要的。

發(fā)明內(nèi)容

有鑒于現(xiàn)有技術(shù)的上述缺陷，本發(fā)明所要解決的技術(shù)問題是提供一種基于STM32F103ZET6芯片的通用工業(yè)控制核心板，結(jié)構(gòu)設(shè)計(jì)合理，大大提高了開發(fā)效率，降低了開發(fā)的難度，增加了系統(tǒng)的穩(wěn)定性和可維護(hù)性。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于STM32F103ZET6芯片的通用工業(yè)控制核心板，包括底板、主控制器、SRAM靜態(tài)隨機(jī)存儲(chǔ)器、NAND?Flash存儲(chǔ)器、TF卡座、5V轉(zhuǎn)3.3V的電源芯片和排母，底板上安裝有主控制器、SRAM靜態(tài)隨機(jī)存儲(chǔ)器、NAND?Flash存儲(chǔ)器、TF卡座、5V轉(zhuǎn)3.3V的電源芯片，主控制器設(shè)置在底板的中部，主控制器的左側(cè)設(shè)置有SRAM靜態(tài)隨機(jī)存儲(chǔ)器、TF卡座，主控制器的右側(cè)設(shè)置有NAND?Flash存儲(chǔ)器、5V轉(zhuǎn)3.3V的電源芯片，底板的上下兩側(cè)均安裝有排母。

作為優(yōu)選，所述的兩條排母的規(guī)格均為2*28，間距為2.54mm。

作為優(yōu)選，所述核心板的長度為73.76mm，核心板的寬度為60mm，核心板的高度為14.65mm。

作為優(yōu)選，所述的主控制器采用控制器STM32F103ZET6。

本發(fā)明的有益效果：應(yīng)用范圍廣，為使用這款芯片的開發(fā)者節(jié)約了寶貴的開發(fā)時(shí)間，降低了開發(fā)門檻，在新產(chǎn)品開發(fā)或產(chǎn)品升級(jí)中可有效縮短開發(fā)周期，降低開發(fā)成本，提高產(chǎn)品質(zhì)量和性能。

以下將結(jié)合附圖對(duì)本發(fā)明的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進(jìn)一步說明，以充分地了解本發(fā)明的目的、特征和效果。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)示意圖；

圖2為本發(fā)明主控制器的電路圖；

圖3為本發(fā)明SRAM靜態(tài)隨機(jī)存儲(chǔ)器的電路圖；

圖4為本發(fā)明NAND?Flash存儲(chǔ)器的電路圖；

圖5為本發(fā)明TF卡座的電路圖；

圖6為本發(fā)明電源芯片的電路圖；

圖7為本發(fā)明排母的電路圖。

具體實(shí)施方式

如圖1-4所示，本具體實(shí)施方式采用以下技術(shù)方案：一種基于STM32F103ZET6芯片的通用工業(yè)控制核心板，包括底板1、主控制器U、SRAM靜態(tài)隨機(jī)存儲(chǔ)器2、NAND?Flash存儲(chǔ)器3、TF卡座4、5V轉(zhuǎn)3.3V的電源芯片5和排母6，底板1上安裝有主控制器U、SRAM靜態(tài)隨機(jī)存儲(chǔ)器2、NAND?Flash存儲(chǔ)器3、TF卡座4、5V轉(zhuǎn)3.3V的電源芯片5，主控制器U設(shè)置在底板1的中部，主控制器U的左側(cè)設(shè)置有SRAM靜態(tài)隨機(jī)存儲(chǔ)器2、TF卡座4，主控制器U的右側(cè)設(shè)置有NAND?Flash存儲(chǔ)器3、5V轉(zhuǎn)3.3V的電源芯片5，底板1的上下兩側(cè)均安裝有排母6，所述的主控制器U采用控制器STM32F103ZET6。

值得注意的是，所述的兩條排母6的規(guī)格均為2*28，間距a為2.54mm。

此外，所述核心板的長度b為73.76mm，核心板的寬度c為60mm，核心板的高度為14.65mm。

本具體實(shí)施方式所用主控制器STM32F103ZET6采用ARM32位Cortex-M3內(nèi)核，最高工作頻率72MHz，1.25DMIPS/MHz，單周期乘法和硬件除法；片上集成512KB的Flash存儲(chǔ)器3和64KB的SRAM存儲(chǔ)器；采用2.0-3.6V的電源供電和I/O接口的驅(qū)動(dòng)電壓，內(nèi)嵌出廠前調(diào)校的8MHz?RC振蕩電路，內(nèi)部40kHz的RC振蕩電路，用于CPU時(shí)鐘的PLL，帶校準(zhǔn)用于RTC的32kHz的晶振，3種低功耗模式；串行調(diào)試(SWD)和JTAG接口；12通道DMA控制器；支持的外設(shè)：定時(shí)器、ADC、DAC、SPI、IIC和UART，最多達(dá)112個(gè)的快速I/O端口：根據(jù)型號(hào)的不同，所有的端口都可以映射到16個(gè)外部中斷向量，除了模擬輸入，所有的都可以接受5V以內(nèi)的輸入。