[發(fā)明專利]具有共享PODE的標(biāo)準(zhǔn)集成電路單元的泄漏預(yù)估的系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410411479.8
• 申請(qǐng)日: 2014-08-20
• 公開（公告）號(hào): CN104424377B
• 公開（公告）日: 2018-02-13
• 發(fā)明（設(shè)計(jì)）人: 譚競(jìng)豪;張業(yè)琦;楊國(guó)男;江哲維;王中興
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司11409
• 代理人: 章社杲,孫征

1.一種制造使用鄰接單元的集成電路的方法，所述鄰接單元具有共享的氧化物限定區(qū)邊緣上多晶硅(PODE)，所述方法包括以下步驟：

在多個(gè)不同單元中模擬單元間漏電流，所述多個(gè)不同單元中的每一個(gè)均鄰接另一個(gè)單元并且具有共享的鄰近的氧化物限定(OD)區(qū)和所述共享的氧化物限定區(qū)邊緣上多晶硅；以及

基于所述單元間漏電流來驗(yàn)證所述集成電路的預(yù)定可接受功耗。

2.根據(jù)權(quán)利要求1所述的制造使用鄰接單元的集成電路的方法，還包括：

選擇與所述多個(gè)不同單元相對(duì)應(yīng)的一個(gè)或者多個(gè)電路仿真模型。

3.根據(jù)權(quán)利要求2所述的制造使用鄰接單元的集成電路的方法，還包括：

表征所述多個(gè)不同單元的所述單元間漏電流。

4.根據(jù)權(quán)利要求3所述的制造使用鄰接單元的集成電路的方法，其中，所述表征的步驟包括：仿真氧化物限定區(qū)寬度與電壓閾值的不同組合。

5.根據(jù)權(quán)利要求4所述的制造使用鄰接單元的集成電路的方法，其中，所述表征的步驟包括：仿真?zhèn)喂β蕟卧?/p>

6.根據(jù)權(quán)利要求4所述的制造使用鄰接單元的集成電路的方法，其中，所述表征的步驟包括：仿真?zhèn)畏枪β蕟卧?/p>

7.根據(jù)權(quán)利要求3所述的制造使用鄰接單元的集成電路的方法，還包括：

將用于所述多個(gè)不同單元的所述單元間漏電流填入2D查找表中。

8.根據(jù)權(quán)利要求7所述的制造使用鄰接單元的集成電路的方法，還包括：

從自動(dòng)布局布線(APR)工具中檢索單元鄰接信息。

9.一種產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，所述鄰接單元具有共享的氧化物限定區(qū)邊緣上多晶硅(PODE)，所述方法包括以下步驟：

在多個(gè)不同單元中模擬單元間漏電流，所述多個(gè)不同單元中的每一個(gè)都鄰接另一個(gè)單元并且具有共享的鄰近的氧化物限定(OD)區(qū)和所述共享的氧化物限定區(qū)邊緣上多晶硅；以及

基于所述單元間漏電流來仿真所述集成電路設(shè)計(jì)的靜態(tài)功耗。

10.根據(jù)權(quán)利要求9所述的產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，還包括：

從預(yù)定的一組電路仿真模型中選擇與所述多個(gè)不同單元相對(duì)應(yīng)的一個(gè)或多個(gè)電路仿真模型。

11.根據(jù)權(quán)利要求10所述的產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，還包括：

表征所述多個(gè)不同單元的所述單元間漏電流。

12.根據(jù)權(quán)利要求11所述的產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，其中，所述表征的步驟包括：仿真在所述預(yù)定的一組電路仿真模型中出現(xiàn)的氧化物限定區(qū)寬度和電壓閾值的不同組合。

13.根據(jù)權(quán)利要求12所述的產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，其中，所述表征的步驟包括：仿真?zhèn)喂β蕟卧?/p>

14.根據(jù)權(quán)利要求12所述的產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，其中，所述表征的步驟包括：仿真?zhèn)畏枪β蕟卧?/p>

15.根據(jù)權(quán)利要求11所述的產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，還包括：

將在所述預(yù)定的一組仿真模型中出現(xiàn)的所述多個(gè)不同單元的所述單元間漏電流填入2D查找表中。

16.根據(jù)權(quán)利要求15所述的產(chǎn)生具有鄰接單元的集成電路設(shè)計(jì)的方法，還包括：

從自動(dòng)布線布局(APR)工具中檢索單元鄰接信息。

17.一種在具有編程處理器的計(jì)算機(jī)上執(zhí)行的集成電路驗(yàn)證系統(tǒng)，所述系統(tǒng)包括：

鄰接單元的多個(gè)單元間漏電流模型，在所述鄰接單元之間具有共享的鄰近的氧化物限定(OD)區(qū)和共享的氧化物限制區(qū)邊緣上多晶硅(PODE)，所述多個(gè)單元間漏電流模型與單元鄰接信息結(jié)合以導(dǎo)出預(yù)估的總靜態(tài)功耗；以及

靜態(tài)功率檢測(cè)器，所述靜態(tài)功率檢測(cè)器將所述預(yù)估的總靜態(tài)功耗與所述集成電路的預(yù)定可接受功耗進(jìn)行比較。

18.根據(jù)權(quán)利要求17所述的在具有編程處理器的計(jì)算機(jī)上執(zhí)行的集成電路驗(yàn)證系統(tǒng)，其中，所述多個(gè)單元間漏電流模型包括從一個(gè)或多個(gè)電路仿真模型預(yù)估的單元間漏電流。