[發明專利]一種低溫漂系數的帶隙基準電壓產生電路

無效

• 申請號: 201410411157.3
• 申請日: 2014-08-20
• 公開（公告）號: CN104122928A
• 公開（公告）日: 2014-10-29
• 發明（設計）人: 呂堅;闕隆成;牛潤梅;呂靜;周云
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 譚新民

技術領域

本發明涉及非制冷紅外焦平面讀出電路技術領域，尤其是涉及一種低溫漂系數的帶隙基準電壓產生電路。

?

背景技術

在集成電路設計中，經常使用的基準源有三種，它們分別為：齊納（Zener）基準源、XFET?基準源和帶隙（Bandgap）基準源。

隨著片上集成系統（SOC）的迅速發展，模擬功能模塊應該能夠兼容標準的CMOS?工藝。盡管掩埋齊納基準源和?XFET?基準源的輸出溫度特性很好，但是二者的制造工藝流程都很難與標準的?CMOS?工藝兼容。并且齊納基準源的輸出一般超過?5V。這就限制了這兩種基準源的使用。相比之下，帶隙基準源具有很多優勢：

（1）能夠完全兼容標準的?CMOS?工藝，并且精度受工藝影響小；

（2）在低電源電壓（如?1.2V?左右的電源電壓）下依然可以很好的工作；

（3）帶隙基準電壓的各項技術指標表現優良，如：溫漂系數、電源抑制比、噪聲、線性調整率等完全能夠滿足使用要求。

基于以上幾方面的優點，帶隙電壓基準在近些年得到廣泛的應用，成為一個研究熱點。

帶隙基準源作為集成電路中一個重要的模塊，被廣泛應用在低壓差線性穩壓器（LDO）、充電電池保護芯片和通信電路、射頻收發器、flash?存儲器等多種模擬及數模混合集成電路中。它是片上集成系統（SOC）芯片中不可或缺的部分，為整個芯片提供精確的原動力和電壓參考點。因此，設計能夠滿足要求、結構簡單、成本低的基準電壓源具有十分重要的意義。

?

發明內容

本發明的目的之一是提供一種能夠在至少兩個不同的溫度處獲得零溫漂帶隙基準電壓的帶隙基準電壓產生電路。

本發明公開的技術方案包括：

提供了一種低溫漂系數的帶隙基準電壓產生電路，其特征在于，包括：運算放大器A1；第一晶體管Q1，所述第一晶體管Q1連接到所述運算放大器A1的同相輸入端；第二晶體管Q2，所述第二晶體管Q2連接到所述運算放大器A1的反相輸入端；溫度補償電路，所述溫度補償電路的一端連接到所述運算放大器A1的所述反相輸入端，另一端連接到所述運算放大器A1的輸出端并且通過第一電阻R連接到所述運算放大器A1的所述同相輸入端；其中所述溫度補償電路在至少兩個溫度處對所述帶隙基準電壓產生電路進行補償，使得所述帶隙基準電壓產生電路在所述至少兩個溫度處輸出零溫漂的帶隙基準電壓。

本發明的一個實施例中，所述溫度補償電路包括至少第一溫度補償電阻和第二溫度補償電阻，所述第一溫度補償電阻具有第一溫度系數，所述第二溫度補償電阻具有第二溫度系數，所述第一溫度補償電阻和所述第二溫度補償電阻串聯，并且所述第一溫度系數和所述第二溫度系數不相同。

本發明的一個實施例中，所述第一晶體管Q1的發射極接地，所述第一晶體管Q1的集電極連接到所述第一晶體管Q1的基極并且連接到所述運算放大器A1的所述同相輸入端。

本發明的一個實施例中，所述第二晶體管Q2的發射極接地，所述第二晶體管Q2的集電極連接到所述第二晶體管Q2的基極并且通過第二電阻R0連接到所述運算放大器A1的所述反相輸入端。

本發明的一個實施例中，所述溫度補償電路滿足：

，

其中R₀₀為第零電阻的阻值，R₀₁為第一溫度補償電阻的阻值，R₀₂為第二溫度補償電阻的阻值，R_0N為第N溫度補償電阻的阻值，α₁為第一溫度補償電阻的溫度系數，α₂為第二溫度補償電阻的溫度系數，α_N為第N溫度補償電阻的溫度系數，T為絕對溫度，V_T為熱電壓，n為所述第二晶體管Q2與所述第一晶體管Q1的面積之比，為禁帶寬度，m為測量遷移率時的電場的函數，k為玻爾茲曼常數，q為單位電荷所帶電荷量，V_BE2為所述第二晶體管Q2的發射結電壓，V_out為所述帶隙基準電壓產生電路的輸出電壓，N為大于或者等于2的自然數。

本發明的實施例的帶隙基準電壓產生電路中，溫度補償電路中包括至少兩個具有不同溫度系數的溫度補償電阻，能夠在至少兩個溫度處對帶隙基準電壓產生電路進行補償，使得帶隙基準電壓產生電路在至少兩個溫度處輸出零溫漂的帶隙基準電壓。

?

附圖說明

圖1是本發明一個實施例的低溫漂系數的帶隙基準電壓產生電路的結構示意圖。