[發明專利]形成淺溝槽隔離結構的方法有效
| 申請號： | 201410410384.4 | 申請日： | 2014-08-20 |
| 公開（公告）號： | CN104157601B | 公開（公告）日： | 2017-03-15 |
| 發明（設計）人： | 鮑宇 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/762 | 分類號： | H01L21/762 |
| 代理公司： | 上海天辰知識產權代理事務所(特殊普通合伙)31275 | 代理人： | 吳世華,林彥之 |
| 地址： | 201210 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 形成 溝槽 隔離 結構 方法 | ||
1.一種形成淺溝槽隔離結構的方法，其特征在于，包括：
步驟S01：提供一半導體襯底，且在所述襯底上形成硬質掩膜層，所述硬質掩膜層內形成暴露出所述襯底的開口；
步驟S02：采用刻蝕工藝在所述襯底中形成隔離溝槽；其中，所述隔離溝槽的底部位于所述襯底中；
步驟S03：對所述硬質掩膜層進行回刻，并在所述隔離溝槽表面形成內襯層；
步驟S04：沉積隔離介質層以填充所述隔離溝槽并覆蓋所述硬質掩膜層的表面，并對所述隔離介質層進行平坦化工藝；
步驟S05：沿所述開口對所述隔離介質層進行刻蝕，以形成凹槽結構；
步驟S06：在所述凹槽結構內以傾斜的方式進行離子注入，其中，所述凹槽結構中間的離子注入量大于其緣邊的離子注入量；
步驟S07：采用刻蝕工藝去除所述硬質掩膜層，以形成淺溝槽隔離結構。
2.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述硬質掩膜層為單層結構且厚度大于所述硬質掩膜層的材料為多晶硅、氮化硅或氮化硼其中的一種。
3.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，步驟S06中，以襯底表面的豎直面為基準，所述的傾斜角度大于0°小于45°。
4.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述離子注入元素為氬元素、硼元素、磷元素、砷元素或鍺元素其中的一種。
5.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，步驟S06中，在所述凹槽結構內注入離子后，進行退火處理。
6.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述內襯層是通過高深寬比工藝形成，其中，所述內襯層的厚度為3nm～5nm。
7.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述隔離介質層的材質為氧化硅。
8.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述步驟S04中，采用化學氣相沉積工藝將所述隔離介質層填滿所述隔離溝槽并覆蓋所述硬質掩膜層的表面。
9.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述步驟S04中，通過化學機械研磨工藝去除位于所述隔離溝槽外的隔離介質層。
10.如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，在步驟S02中，所述的刻蝕工藝為等離子刻蝕工藝。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410410384.4/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：分離柵式快閃存儲器的制造方法
- 下一篇：電子束缺陷掃描裝置及方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
