[發(fā)明專(zhuān)利]低泄漏模擬開(kāi)關(guān)

在審

• 申請(qǐng)?zhí)枺?/td>: 201410408825.7
• 申請(qǐng)日: 2014-06-25
• 公開(kāi)（公告）號(hào): CN105720961A
• 公開(kāi)（公告）日: 2016-06-29
• 發(fā)明（設(shè)計(jì)）人: 王正香
• 申請(qǐng)（專(zhuān)利權(quán)）人: 飛思卡爾半導(dǎo)體公司
• 主分類(lèi)號(hào): H03K17/687
• 分類(lèi)號(hào): H03K17/687
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專(zhuān)利商標(biāo)事務(wù)所 11038
• 代理人: 金曉

1.一種半導(dǎo)體隔離開(kāi)關(guān)，包括：

第一節(jié)點(diǎn)；

第二節(jié)點(diǎn)；

開(kāi)關(guān)控制節(jié)點(diǎn)；

兩個(gè)串聯(lián)連接的主場(chǎng)效應(yīng)晶體管FET，其中，第一個(gè)主場(chǎng)效應(yīng)晶體管耦接在所述第一節(jié)點(diǎn)和中間節(jié)點(diǎn)之間，以及第二個(gè)主場(chǎng)效應(yīng)晶體管耦接在所述中間節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間；

可控上拉場(chǎng)效應(yīng)晶體管，串聯(lián)耦接到可控下拉場(chǎng)效應(yīng)晶體管，其中所述可控上拉場(chǎng)效應(yīng)晶體管耦接在電源軌節(jié)點(diǎn)和公共節(jié)點(diǎn)之間，并且所述可控下拉場(chǎng)效應(yīng)晶體管耦接在所述公共節(jié)點(diǎn)和接地軌節(jié)點(diǎn)之間；

泄漏控制晶體管，耦接在所述公共節(jié)點(diǎn)和所述中間節(jié)點(diǎn)之間，其中所述主場(chǎng)效應(yīng)晶體管、所述可控上拉場(chǎng)效應(yīng)晶體管、所述可控下拉場(chǎng)效應(yīng)晶體管，以及所述泄漏控制晶體管的每個(gè)都具有與所述開(kāi)關(guān)控制節(jié)點(diǎn)耦接的相應(yīng)的柵電極。

2.如權(quán)利要求1所述的半導(dǎo)體隔離開(kāi)關(guān)，其中所述第一個(gè)主場(chǎng)效應(yīng)晶體管的源極電極與所述中間節(jié)點(diǎn)耦接，以及所述第二個(gè)主場(chǎng)效應(yīng)晶體管的漏極電極與所述中間節(jié)點(diǎn)耦接。

3.如權(quán)利要求2所述的半導(dǎo)體隔離開(kāi)關(guān)，其中所述兩個(gè)串聯(lián)連接的主場(chǎng)效應(yīng)晶體管和所述可控下拉場(chǎng)效應(yīng)晶體管是N型晶體管，以及所述可控上拉場(chǎng)效應(yīng)晶體管和所述泄漏控制晶體管均是P型晶體管。

4.如權(quán)利要求3所述的半導(dǎo)體隔離開(kāi)關(guān)，其中所述泄漏控制晶體管的源極電極與所述公共節(jié)點(diǎn)耦接。

5.如權(quán)利要求4所述的半導(dǎo)體隔離開(kāi)關(guān)，其中所述可控上拉場(chǎng)效應(yīng)晶體管和所述可控下拉場(chǎng)效應(yīng)晶體管各自的漏極電極與所述公共節(jié)點(diǎn)耦接。

6.如權(quán)利要求5所述的半導(dǎo)體隔離開(kāi)關(guān)，其中在操作中，當(dāng)在所述開(kāi)關(guān)控制節(jié)點(diǎn)處的控制信號(hào)處于接地電勢(shì)時(shí)，所述上拉場(chǎng)效應(yīng)晶體管和所述泄漏控制晶體管將所述中間節(jié)點(diǎn)耦接到供電電勢(shì)，從而控制所述第一個(gè)主場(chǎng)效應(yīng)晶體管處于非導(dǎo)通狀態(tài)。

7.如權(quán)利要求2所述的半導(dǎo)體隔離開(kāi)關(guān)，其中所述兩個(gè)串聯(lián)連接的主場(chǎng)效應(yīng)晶體管以及所述可控上拉場(chǎng)效應(yīng)晶體管是P型晶體管，以及所述可控下拉場(chǎng)效應(yīng)晶體管和所述泄漏控制晶體管均是N型晶體管。

8.如權(quán)利要求7所述的半導(dǎo)體隔離開(kāi)關(guān)，其中所述泄漏控制晶體管的源極電極與所述公共節(jié)點(diǎn)耦接。

9.如權(quán)利要求8所述的半導(dǎo)體隔離開(kāi)關(guān)，其中所述可控上拉場(chǎng)效應(yīng)晶體管和所述可控下拉場(chǎng)效應(yīng)晶體管各自的漏極電極與所述公共節(jié)點(diǎn)耦接。

10.如權(quán)利要求9所述的半導(dǎo)體隔離開(kāi)關(guān)，其中在操作中，當(dāng)所述開(kāi)關(guān)控制節(jié)點(diǎn)處的控制信號(hào)處于供電電勢(shì)時(shí)，所述下拉場(chǎng)效應(yīng)晶體管和所述泄漏控制晶體管將所述中間節(jié)點(diǎn)耦接到接地電勢(shì)，從而控制所述第一個(gè)主場(chǎng)效應(yīng)晶體管處于非導(dǎo)通狀態(tài)。

11.一種模擬電路，包括：

具有第一電路互連節(jié)點(diǎn)的第一電路；

具有第二電路互連節(jié)點(diǎn)的第二電路；以及

半導(dǎo)體開(kāi)關(guān)，用于選擇性地將所述第一電路互連節(jié)點(diǎn)連接到所述第二電路互連節(jié)點(diǎn)，其中，半導(dǎo)體隔離開(kāi)關(guān)包括：

第一節(jié)點(diǎn)，與所述第一電路互連節(jié)點(diǎn)耦接；

第二節(jié)點(diǎn)，與所述第二電路互連節(jié)點(diǎn)耦接；

開(kāi)關(guān)控制節(jié)點(diǎn)；

兩個(gè)串聯(lián)連接的主場(chǎng)效應(yīng)晶體管FET，其中，第一個(gè)主場(chǎng)效應(yīng)晶體管耦接在所述第一節(jié)點(diǎn)和中間節(jié)點(diǎn)之間，以及第二個(gè)主場(chǎng)效應(yīng)晶體管耦接在所述中間節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間；

可控上拉場(chǎng)效應(yīng)晶體管，串聯(lián)耦接到可控下拉場(chǎng)效應(yīng)晶體管，其中，所述可控上拉場(chǎng)效應(yīng)晶體管耦接在電源軌節(jié)點(diǎn)和公共節(jié)點(diǎn)之間，以及所述可控下拉場(chǎng)效應(yīng)晶體管耦接在所述公共節(jié)點(diǎn)和接地軌節(jié)點(diǎn)之間；以及

泄漏控制晶體管，耦接在所述公共節(jié)點(diǎn)和所述中間節(jié)點(diǎn)之間，其中，所述主場(chǎng)效應(yīng)晶體管、所述可控上拉場(chǎng)效應(yīng)晶體管、所述可控下拉場(chǎng)效應(yīng)晶體管以及所述泄漏控制晶體管的每個(gè)都具有與所述開(kāi)關(guān)控制節(jié)點(diǎn)耦接的相應(yīng)的柵電極。

12.如權(quán)利要求11所述的模擬電路，其中所述第一個(gè)主場(chǎng)效應(yīng)晶體管的源極電極與所述中間節(jié)點(diǎn)耦接，以及所述第二個(gè)主場(chǎng)效應(yīng)晶體管的漏極電極與所述中間節(jié)點(diǎn)耦接。

13.如權(quán)利要求12所述的模擬電路，其中所述兩個(gè)串聯(lián)連接的主場(chǎng)效應(yīng)晶體管和所述可控下拉場(chǎng)效應(yīng)晶體管是N型晶體管，以及所述可控上拉場(chǎng)效應(yīng)晶體管和所述泄漏控制晶體管均是P型晶體管。