[發明專利]改善多孔低介電常數材料垂直均勻性的方法有效

申請號：	201410403327.3	申請日：	2014-08-15
公開（公告）號：	CN104157552B	公開（公告）日：	2017-04-12
發明（設計）人：	雷通	申請（專利權）人：	上海華力微電子有限公司
主分類號：	H01L21/02	分類號：	H01L21/02;H01L21/205;C23C16/56
代理公司：	上海思微知識產權代理事務所(普通合伙)31237	代理人：	王宏婧
地址：	201203 上海市***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	改善多孔介電常數材料垂直均勻方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種改善多孔低介電常數材料垂直均勻性的方法。

背景技術

隨著CMOS集成電路制造工藝的發展以及關鍵尺寸的縮小，很多新的材料和工藝被運用到器件制造工藝中，用以改善器件性能。多孔低介電常數(lowk)材料可以實現2.7以下的介電常數，能夠有效降低集成電路的RC延遲。

目前的多孔低介電常數材料(主要是BD2：BlackDiamond2)的形成分了兩個步驟：薄膜沉積和紫外照射。薄膜沉積是在PECVD反應腔里完成的，在這個過程中會通入有機致孔劑(ATRP)。沉積得到的初始薄膜并不是多孔的，里面含有大量的致孔劑。隨后在紫外照射反應腔中，致孔劑在紫外線的作用下被驅趕出薄膜，同時薄膜內部發生交聯反應，形成多孔。有機致孔劑被趕出的越徹底，越有利于提高多孔低介電常數材料的性能。

當前的多孔低介電常數材料形成工藝存在問題。具體地說，由于在紫外光固化的過程中，致孔劑的驅除和材料的交聯反應是同時進行的，頂部的低介電常數材料已經發生交聯反應之后，會影響底部低介電常數材料里致孔劑的析出。所以實際上，底部低介電常數材料相比頂部的低介電常數材料是沒有被徹底固化的，在性能上也存在一定的差異，而且對于越厚的薄膜，這種差異會越明顯。也就是所謂的垂直均勻性不好的問題。

有一種解決辦法是分步固化，也就是說沉積-固化-沉積-固化。由于沉積機臺和紫外光固化機臺是獨立分開的，這樣的方式雖然也能提升多孔低介電常數材料的垂直均勻性，卻會大大降低機臺產能。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠最大限度的減少對機臺產能的影響并改善多孔低介電常數材料垂直均勻性的方法。

為了實現上述技術目的，根據本發明，提供了一種改善多孔低介電常數材料垂直均勻性的方法，包括：第一步驟，進行第一次低介電常數材料沉積以形成第一低介電常數材料層；第二步驟，對第一低介電常數材料層執行等離子體固化以對第一低介電常數材料層的致孔劑進行驅除，由此形成等離子體固化后的低介電常數材料層；第三步驟，在等離子體固化后的低介電常數材料層上進行第二次低介電常數材料沉積以形成第二低介電常數材料層；第四步驟，對第二低介電常數材料層進行紫外光固化處理以形成多孔低介電常數材料。

優選地，第二步驟采用的等離子體固化為H2等離子體固化。

優選地，H2等離子體固化的工藝參數為：溫度200-400℃，壓力2-10torr，H2流量為1000-10000sccm，射頻功率為100-1000w。

優選地，等離子體固化的時間在10s-100s。

優選地，第二低介電常數材料層的厚度為第一低介電常數材料層的三倍。

優選地，第四步驟中紫外光固化時的紫外光波長范圍為200-400nm，固化時間為100-500s。

通過本發明提出的方法，在沉積過程中對先期沉積的底部多孔低介電常數材料進行一次等離子體固化，驅除部分致孔劑，然后繼續沉積，最后再進行終極的紫外光固化。通過此方法，底部殘余的致孔劑會被減少，多孔低介電常數材料的垂直均勻性得到改善，同時最大限度的減少對機臺產能的影響。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1至圖5示意性地示出了根據本發明優選實施例的改善多孔低介電常數材料垂直均勻性的方法的各個步驟。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。