[發明專利]半導體集成電路設備

無效

• 申請號: 201410389936.8
• 申請日: 2014-08-08
• 公開（公告）號: CN104346251A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 山田弘道;金川信康;山田勉;萩原今朝巳;石黑雄一;安增貴志;福田和良;中田善之
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

相關申請的交叉引用

于2013年8月9日申請的第2013-165781號日本專利申請的公開內容(包括說明書、附圖和摘要)通過引用方式將其整體并入于此。

技術領域

本發明涉及半導體集成電路設備，并且更具體地涉及在設置有故障檢測功能的微控制器中有效的技術。

背景技術

例如，作為半導體集成電路設備的一種，微控制器廣為人知。微控制器被構建在諸如家用電器、AV設備、移動電話、汽車或工業機器之類的設備中，并且通過根據存儲在內部存儲器中的程序執行處理來控制每個設備。

在以汽車等為代表的設備中，控制裝置的故障可能會導致事故。因此，對于包括微控制器的部件要求高的可靠性，并且即使在故障發生時，設備被設計成檢測故障并且啟動安全功能從而設備可以不陷入到危險狀態中。

微控制器不僅需要對傳感器和執行器做出診斷以檢測這些設備的故障，而且需要檢測微控制器自身的故障。在微控制器的故障檢測中有各種方法并且CPU雙工被認為是典型技術中的一種(參照專利文獻1)。

CPU雙工是通過用兩個中央處理單元或設置為具有相同功能的功能塊的CPU雙工處理并且比較來自兩個CPU的輸出信號來檢測故障的技術。

(專利文獻)

(專利文獻1)公開號為Hei?8(1996)-171581的日本待審專利申請。

發明內容

然而，本發明人發現上面描述的故障檢測技術具有以下問題。

在CPU雙工技術中，添加兩個CPU和一個比較從兩個CPU輸出的信號的比較器電路是必要的。因此，問題出現了，CPU的電路面積變成兩倍以上，伴隨著芯片成本和功率消耗的增加。

據此，本發明人研究了其中程序由諸如單核CPU和雙核CPU之類的不被雙工的CPU雙重執行的技術，并且將結果進行比較。

在程序的第一執行和第二執行中，通過將CPU的存儲器訪問設置到不同地址(例如憑借通過MMU(存儲器管理單元)的功能的使用的地址轉換)，處理被獨立執行。

另一方面，關于由CPU執行的對外圍電路寄存器的訪問，在第一執行中，訪問被執行并且作為訪問信息的地址被寄存到存儲器(在寫入的情況下，寫入數據被寄存在存儲器)，以及在第二執行中，訪問不被執行并且與在第一執行中寄存的作為訪問信息的地址進行比較(在寫入的情況下，還對寫入數據進行比較)。

在比較結果示出不一致之時，意指在程序的雙工處理中第一執行和第二執行不一致；據此，可以認為CPU發生故障。

然而，在本處理中，處理的內容在第一執行與第二執行之間部分不同；據此，程序變得復雜。而且，在采用雙核CPU之時，費解的是哪個核首先執行處理。因此，在做出對外圍電路的寄存器的訪問之前，確認處理是較先的還是較后的是必要的；因此，程序仍然變得更復雜。

因此，被研究的比較程序的雙工處理的技術可以降低芯片本和功率消耗，但是另一方面，程序變得復雜并且開發工時增加，從而產生另外的問題。

根據對本說明書和附圖的描述，本發明的其它目的和新特征將變得清楚。

根據一個實施例的半導體集成電路設備被配置有外圍電路、中央處理單元和訪問控制電路。外圍電路設置有寄存器并且基于輸入的命令執行處理。中央處理單元執行雙工處理，其中通過訪問寄存器的同一程序的處理被執行兩次。訪問控制電路在中央處理單元訪問外圍電路時執行訪問控制。

訪問控制電路被配置有總線訪問單元、訪問信息存儲單元和比較器單元。總線訪問單元在由中央處理單元的程序的第一執行中控制由中央處理單元對寄存器的訪問。

訪問信息存儲單元存儲第一訪問信息，該第一訪問信息是在由中央處理單元對程序的第一執行中在中央處理單元訪問寄存器之時的信息。

比較器單元將存儲在訪問信息存儲單元中的第一訪問信息與第二訪問信息比較，并且在第一訪問信息與第二訪問信息不一致時輸出錯誤信號到中央處理單元，該第二訪問信息是在由中央處理單元對程序的第二執行中在中央處理單元訪問寄存器之時的信息。

根據一個實施例，可能降低程序的開發工時。

附圖說明

圖1是圖示了根據實施例1的微控制器的配置示例的框圖；

圖2是圖示了在圖1中圖示的雙工訪問控制電路中提供的緩沖器的數據配置示例的說明圖；

圖3是圖示了在圖1中圖示的微控制器中提供的雙工訪問控制電路中的操作的處理示例的流程圖；

圖4是圖示了在程序的第一執行中對外圍電路中提供的寄存器的讀取訪問之時的示例的時序圖；