[發明專利]半導體集成電路設備

無效

• 申請號: 201410389936.8
• 申請日: 2014-08-08
• 公開（公告）號: CN104346251A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 山田弘道;金川信康;山田勉;萩原今朝巳;石黑雄一;安增貴志;福田和良;中田善之
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種半導體集成電路設備，包括：

外圍電路，設置有寄存器并且可操作用于基于輸入的命令執行處理；

中央處理單元，可操作用于執行雙工處理，其中通過訪問所述寄存器的同一程序的處理被執行兩次；以及

訪問控制電路，可操作用于在所述中央處理單元訪問所述外圍電路時執行訪問控制，

其中所述訪問控制電路包括：

總線訪問單元，可操作用于在由所述中央處理單元對所述程序的第一執行中控制由所述中央處理單元對所述寄存器的訪問；

訪問信息存儲單元，可操作用于存儲第一訪問信息，所述第一訪問信息是在由所述中央處理單元對所述程序的所述第一執行中在所述中央處理單元訪問所述寄存器之時的信息；以及

比較器單元，可操作用于將存儲在所述訪問信息存儲單元中的所述第一訪問信息與第二訪問信息比較，并且可操作用于在所述第一訪問信息與所述第二訪問信息不一致時輸出錯誤信號到所述中央處理單元，所述第二訪問信息是在由所述中央處理單元對所述程序的第二執行中在所述中央處理單元訪問所述寄存器之時的信息。

2.根據權利要求1所述的半導體集成電路設備，

其中，在由所述比較器單元輸出的所述錯誤信號被輸入時，所述中央處理單元確定在通過所述程序的處理的所述執行中已經發生異常情況并且執行異常處理程序。

3.根據權利要求1所述的半導體集成電路設備，

其中所述中央處理單元輸出處理計數確定信號以用于確定所述程序的所述執行計數是第一計數還是第二計數，并且

其中所述總線訪問單元基于從所述中央處理單元輸出的所述處理計數確定信號來確定所述程序的所述執行計數是所述第一計數還是所述第二計數。

4.根據權利要求1所述的半導體集成電路設備，

其中所述訪問控制電路進一步包括：

指針，可操作用于指示要在所述第一訪問信息到所述訪問信息存儲單元的寄存和引用中被使用的地址；以及

自動指針更新單元，可操作用于每當對所述訪問信息存儲單元執行寄存或引用時自動更新所述地址，并且

其中所述中央處理單元在所述訪問信息存儲單元中建立首先要被寄存的起始地址。

5.根據權利要求4所述的半導體集成電路設備，

其中所述訪問控制電路包括：

寄存單元，可操作用于將所述第一訪問信息寄存在所述訪問信息存儲單元中；以及

引用單元，可操作用于讀取存儲在所述訪問信息存儲單元中的所述第一訪問信息并且可操作用于輸出所讀取的第一訪問信息到所述比較器單元，并且

其中所述寄存單元和所述訪問信息存儲單元、所述引用單元和所述訪問信息存儲單元、以及所述指針和所述訪問信息存儲單元分別由專用總線耦合。

6.一種半導體集成電路設備，包括：

外圍電路，耦合到第一總線并且設置有寄存器、并且可操作用于基于輸入的命令執行處理；

中央處理單元，耦合到第二總線并且可操作用于兩次執行訪問所述寄存器的同一程序；

訪問信息存儲單元，耦合到所述第一總線并且可操作用于存儲第一訪問信息，所述第一訪問信息是在由所述中央處理單元對所述程序的第一執行中在所述中央處理單元訪問所述寄存器之時的信息；以及

訪問控制電路，分別耦合到所述第一總線和所述第二總線，并且可操作用于在所述中央處理單元訪問所述外圍電路之時執行訪問控制，

其中所述訪問控制電路包括：

總線訪問單元，可操作用于在由所述中央處理單元對所述程序的所述第一執行中控制由所述中央處理單元對所述寄存器的訪問；

緩沖器訪問單元，可操作用于在存儲所述第一訪問信息之時執行對所述訪問信息存儲單元的訪問控制；以及

比較器單元，可操作用于將存儲在所述訪問信息存儲單元中的所述第一訪問信息與第二訪問信息比較，并且可操作用于在所述第一訪問信息與所述第二訪問信息不一致時輸出錯誤信號到所述中央處理單元，所述第二訪問信息是在由所述中央處理單元對所述程序的第二執行中在所述中央處理單元訪問所述寄存器之時的信息。

7.根據權利要求6所述的半導體集成電路設備，

其中，在由所述比較器單元輸出的所述錯誤信號被輸入時，所述中央處理單元確定在通過所述程序的處理的所述執行中已經發生異常情況并且執行異常處理程序。