[發明專利]半導體器件及其制造方法

有效

• 申請號: 201410377149.1
• 申請日: 2014-08-01
• 公開（公告）號: CN104659003B
• 公開（公告）日: 2019-03-22
• 發明（設計）人: 陳潔;陳英儒;陳憲偉;于宗源
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

本發明提供了一種半導體器件，該半導體器件包括具有表面的襯底、設置在襯底的表面上的多個焊盤，多個焊盤包括非焊料掩模限定(NSMD)焊盤和焊料掩模限定(SMD)焊盤，并且NSMD焊盤布置在預定位置處。此外，一種制造半導體器件的方法包括：提供襯底，在襯底的表面上設置多個焊盤，在襯底的表面和多個焊盤的上方設置焊料掩模，在焊料掩模中形成第一凹槽以圍繞多個焊盤中的一個，以及在焊料掩模中并且在多個焊盤中的一個之上形成第二凹槽。本發明還提供半導體器件的制造方法。

技術領域

本發明涉及半導體器件和半導體器件的制造方法。

背景技術

包括許多半導體器件的電子設備在我們的日常生活中是不可缺少的。隨著電子技術的進步，電子設備在尺寸上變得更小并且必須執行和實施越來越復雜而多樣的功能。因此，電子設備變得更加小型化(包括更多的電子部件)并且在結構上變得更加復雜(在如此一個小區域內包括高密度的輸入/輸出(I/O)端子)。

晶圓級封裝(WLP)技術已經變得普及。該技術提供了具有高功能和性能而半導體器件尺寸較小的半導體器件的晶圓級制造。在制造半導體器件期間，采用表面安裝技術(SMT)以使半導體器件小型化。該半導體器件包括安裝在另一襯底上的襯底，從而使得襯底的焊盤通過焊球與另一襯底的焊盤接合并且電連接。

通過多種方法在襯底的頂面上形成襯底的焊盤。然而，通過不同方法形成的焊盤將提供關于跌落試驗、熱循環、彎曲度等的不同的可靠性。例如，一些焊盤將能夠承受高應力水平并因此將不容易發生破裂，而一些焊盤將能夠承受高溫并因此使與襯底分層的概率最小化。

同樣地，對改進襯底上焊盤的配置以及焊盤的制造操作以優化焊盤的可靠性并解決上述缺陷有持續的需求。

發明內容

為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種半導體器件，包括：襯底，包括表面；多個焊盤，設置在所述襯底的表面上；其中，所述多個焊盤包括非焊料掩模限定(NSMD)焊盤和焊料掩模限定(SMD)焊盤，并且所述NSMD焊盤布置在預定位置處。

在上述半導體器件中，其中，所述預定位置位于所述襯底的拐角處。

在上述半導體器件中，其中，所述SMD焊盤設置為遠離所述襯底的拐角。

在上述半導體器件中，其中，所述NSMD焊盤和所述SMD焊盤布置為不規則的陣列，所述不規則的陣列包括不含有所述NSMD焊盤和所述SMD焊盤的空白區域，并且所述NSMD焊盤布置為鄰近所述空白區域。

在上述半導體器件中，其中，所述SMD焊盤被焊料掩模部分覆蓋。

在上述半導體器件中，其中，所述NSMD焊盤與焊料掩模間隔開。

根據本發明的另一方面，還提供了一種半導體器件，包括：襯底，包括表面；多個焊盤，設置在所述襯底的表面上；焊料掩模，設置在所述襯底的表面上方；其中，所述焊料掩模包括多個第一凹進部分和多個第二凹進部分，所述多個焊盤中的至少一個相應地位于所述多個第一凹進部分內，并且所述多個焊盤中的至少一個相應地設置在所述多個第二凹進部分的下面。

在上述半導體器件中，其中，所述多個第一凹進部分中的每個均大于所述多個焊盤中的相應的一個。

在上述半導體器件中，其中，所述多個第二凹槽部分中的每個均小于所述多個焊盤中的相應的一個。

在上述半導體器件中，其中，所述多個第一凹進部分設置在所述襯底的拐角處。

在上述半導體器件中，其中，所述多個第二凹進部分設置在所述襯底的中心部分處。