[發明專利]半導體器件及其制造方法

有效

• 申請號: 201410377149.1
• 申請日: 2014-08-01
• 公開（公告）號: CN104659003B
• 公開（公告）日: 2019-03-22
• 發明（設計）人: 陳潔;陳英儒;陳憲偉;于宗源
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種半導體器件，包括：

襯底，包括表面；

多個焊盤，設置在所述襯底的表面上；

其中，所述多個焊盤包括非焊料掩模限定(NSMD)焊盤和焊料掩模限定(SMD)焊盤，并且所述非焊料掩模限定焊盤布置在預定位置處，

其中，所述非焊料掩模限定焊盤布置為鄰近空白區域以及位于以所述襯底的預定點為圓心，具有預定直徑的圓圈外部，而所述焊料掩模限定焊盤則位于所述圓圈上或所述圓圈內部，所述空白區域為不含有所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤的區域，并且其中，所述空白區域位于所述圓圈內部，

其中，所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤布置為不規則的陣列，所述不規則的陣列包括不含有所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤的所述空白區域，

其中，所述非焊料掩模限定焊盤以“L”形設置在所述襯底的拐角。

2.根據權利要求1所述的半導體器件，其中，所述焊料掩模限定焊盤設置為遠離所述襯底的拐角。

3.根據權利要求1所述的半導體器件，其中，所述焊料掩模限定焊盤被焊料掩模部分覆蓋。

4.根據權利要求1所述的半導體器件，其中，所述非焊料掩模限定焊盤與焊料掩模間隔開。

5.一種半導體器件，包括：

襯底，包括表面；

多個焊盤，設置在所述襯底的表面上，包括非焊料掩模限定焊盤和焊料掩模限定焊盤；

焊料掩模，設置在所述襯底的表面上方；

其中，所述焊料掩模包括多個第一凹進部分和多個第二凹進部分，所述多個焊盤中的至少一個非焊料掩模限定焊盤相應地位于所述多個第一凹進部分內，并且所述多個焊盤中的至少一個焊料掩模限定焊盤相應地設置在所述多個第二凹進部分的下面，

其中，所述多個第一凹進部分布置為鄰近空白區域以及位于以所述襯底的預定點為圓心，具有預定直徑的圓圈外部，而所述多個第二凹進部分則位于所述圓圈上或所述圓圈內部，所述空白區域為不含有所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤的區域，并且其中，所述空白區域位于所述圓圈內部，

其中，所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤布置為不規則的陣列，所述不規則的陣列包括不含有所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤的所述空白區域，

其中，所述非焊料掩模限定焊盤以“L”形設置在所述襯底的拐角。

6.根據權利要求5所述的半導體器件，其中，所述多個第一凹進部分中的每個均大于所述多個焊盤中的相應的一個。

7.根據權利要求5所述的半導體器件，其中，所述多個第二凹槽部分中的每個均小于所述多個焊盤中的相應的一個。

8.根據權利要求5所述的半導體器件，其中，所述多個第二凹進部分設置在所述襯底的中心部分處。

9.一種制造半導體器件的方法，包括：

提供襯底；

在所述襯底的表面上設置多個焊盤，所述多個焊盤包括非焊料掩模限定焊盤和焊料掩模限定焊盤；

在所述襯底的表面和所述多個焊盤的上方設置焊料掩模；

在所述焊料掩模中形成第一凹槽以圍繞所述多個焊盤中的一個；以及

在所述焊料掩模中并且在所述多個焊盤中的一個之上形成第二凹槽；

其中，所述第一凹槽布置為鄰近空白區域以及位于以所述襯底的預定點為圓心，具有預定直徑的圓圈外部，而所述第二凹槽則位于所述圓圈上或所述圓圈內部，所述空白區域為不含有所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤的區域，并且其中，所述空白區域位于所述圓圈內部，

其中，所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤布置為不規則的陣列，所述不規則的陣列包括不含有所述非焊料掩模限定焊盤和所述焊料掩模限定焊盤的所述空白區域，

其中，所述非焊料掩模限定焊盤以“L”形設置在所述襯底的拐角。