[發明專利]一種面向圖像處理的可重構架構平臺設計方法

在審

• 申請號: 201410369673.4
• 申請日: 2014-07-29
• 公開（公告）號: CN104112053A
• 公開（公告）日: 2014-10-22
• 發明（設計）人: 楊碩;周津;楊陽
• 申請（專利權）人: 中國航天科工集團第三研究院第八三五七研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 天津翰林知識產權代理事務所(普通合伙) 12210
• 代理人: 李濟群

技術領域

本發明屬于可重構設計技術領域，具體涉及一種面向圖像處理的可重構架構平臺設計方法。

背景技術

目前面向各領域應用的圖像處理越來越復雜，各種圖像處理算法(如圖像預處理、圖像檢測、跟蹤等)運算量都十分巨大，同時又有著極高的實時性要求。基于DSP+FPGA的協同處理架構是目前采用的常用方法。在實現對相關算法軟硬劃分的基礎上，充分發揮DSP的軟件靈活性和FPGA的硬件實時性，實現系統軟硬件協同工作與可靠運行。

基于FPGA芯片的復雜算法處理所耗費的硬件資源非常巨大，導致在設計選型時都選用國外高端FPGA芯片，這些芯片短期內無法找到國產化替代的FPGA。隨著系統設計集成化水平越來越高，傳統的圖像算法處理方案無法解決算法性能提升與資源消耗降低之間的矛盾，因此這就要求新的硬件平臺在保證應用需求的靈活性前提下盡量獲得ASIC的效率和性能。

近幾年發展起來的可重構處理器得到了廣泛的研究，可重構架構在靈活性上吸取了DSP和FPGA可配置的特點，采用顆粒度更大的結構，獲得性能提升的同時降低了配置的復雜性，提高了資源利用率，雖然在通用性上有所降低，但仍然可以滿足特定領域的需求，獲得接近ASIC的效率。

發明內容

針對現有技術的不足，本發明擬解決的技術問題是：提供一種面向圖像處理的可重構架構平臺設計方法。該設計方法首先，分析并歸納常用復雜算法的多種運算類型。其次，對圖像算法處理流程進行了可重構架構下的軟硬件劃分。然后，對多類型的圖像算法運算類型進行可重構單元設計和實現，并在此基礎上，對通用性的復雜算法全局互聯架構進行了方案設計和技術實現。最后，基于此架構進行了通用化的卷積運算IP核的設計與實現。

本發明解決所述技術問題的技術解決方案是：提供一種面向圖像處理的可重構架構平臺設計方法，其特征在于包括以下步驟：

步驟一、實現信息處理流程及復雜算法組合：

通過對信號處理中各個圖像處理算法運算類型在硬件上涉及的操作以及運算數據類型的分析，歸類四種基本運算類型及其組合；

所述四種基本運算類型是乘加算術運算、比特串行運算、累加與數值比較運算和數據存取；

在復雜算法映射時，可通過配置、互聯重構，分時復用組合四種基本運算類型，實現復雜算法映射；

步驟二、基于功能和效率的復雜算法軟硬件劃分方法：

①不適宜由軟件處理的任務應由硬件來做；

②圖像算法的大數據流的預處理任務由硬件來做；

③關鍵路徑上性能要求苛刻的任務應由硬件來做；

④關鍵路徑上、多循環次數的特定復雜運算任務應由硬件來做；

⑤圖像算法主處理任務的特征提取和大數據量的特征匹配由硬件來做；

⑥圖像算法主處理任務關鍵路徑上、多分支判斷結構的子任務應由軟件來做；

⑦有可重配置性與多應用性靈活要求的任務應由軟件來做；

步驟三、算法芯片結構設計：

將四種基本運算類型作為可重構功能單元的基本粒度，針對數據片上流向特點設計出片上互聯結構，結合數據存儲器、配置信息存儲器，圖像算法處理指令控制器和邏輯控制引擎，實現了一個可擴展的通用可重構算法芯片處理架構平臺；

步驟四、卷積運算IP核設計與實現：

不以卷積窗口運算作為主要計算方式，而采用行累加、列累加并進行減法消除，減少乘法和加法運算單元的資源調用，采用步驟三的可重構算法芯片處理架構平臺來完成資源優化。

所述步驟一中的乘加算術運算是對數值結果的移位；所述比特串行運算是單比特的移位、數據抽頭和數據異或。

所述對數值結果的移位是FFT中的蝶形運算、相關、濾波變換以及數字信號處理中常用的各種卷積運算、矩陣乘法；所述單比特的移位、數據抽頭和數據異或是編碼、高速串行、CRC校驗。

所述步驟一中的累加與數值比較運算是圖像處理常用的取最大值或最小值；所述數據存取是數據緩存、轉置存儲或直方圖統計。