[發明專利]為本地與遠程物理存儲器之間的共享虛擬存儲器提供硬件支持

有效

• 申請號: 201410350006.1
• 申請日: 2010-09-16
• 公開（公告）號: CN104123242B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: G.N.欽亞;H.王;D.A.馬泰庫蒂;J.D.科林斯;E.舒赫曼;J.P.赫爾德;A.V.巴特;P.塞蒂;S.F.瓦利
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/1027
• 分類號: G06F12/1027
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 朱海煜,湯春龍

1.一種用于支持共享虛擬存儲器的處理器，包括：

第一核心，包括取指令單元、指令解碼單元、第一存儲器管理單元MMU和至少一個執行單元，第一MMU包括存儲虛擬地址到物理地址轉換的多個條目；以及

加速器，與第一核心耦合并包括第二MMU，第二MMU包括存儲虛擬地址到物理地址轉換的多個條目，其中，第一MMU的各條目包括存儲指明對應條目的存儲單元是存在于與所述處理器耦合的第一存儲器中還是存在于與所述加速器耦合的第二存儲器中的第一指示符的存儲單元字段，其中，所述處理器執行處理程序以將對于第二存儲器中的存儲單元的存儲器請求轉換成直接存儲器存取DMA事務來與第二存儲器通信。

2.如權利要求1所述的處理器，其中，第一MMU的各條目還包括存儲所述加速器的標識符的標識符字段和存儲所述處理器對第二存儲器的所述存儲單元的存取次數的計數的計數器。

3.如權利要求1所述的處理器，其中，第一存儲器是系統存儲器。

4.如權利要求3所述的處理器，其中，所述系統存儲器和第二存儲器包括單個虛擬地址空間。

5.如權利要求1所述的處理器，其中，當第一MMU的條目指明所述存儲單元存在于第二存儲器中時，所述處理器經由與第一核心和所述加速器耦合的非相干互連的協議將存儲器請求隧道傳輸到所述加速器。

6.如權利要求1所述的處理器，其中，響應第二MMU上的頁面錯誤，所述加速器請求所述處理器解析所述頁面錯誤。

7.如權利要求6所述的處理器，其中，所述處理器使第一存儲器將關聯所述頁面錯誤的地址的存儲器頁面傳輸給第二存儲器，并且使所述存儲器頁面的轉換發送給所述加速器供存儲在第二MMU中。

8.如權利要求1所述的處理器，其中，所述處理器使用第一MMU的條目中的信息直接對存在于第二存儲器中的存儲單元尋址。

9.如權利要求1所述的處理器，其中，所述處理器向所述加速器發出反向代理執行請求，以便使用第一MMU的條目中的信息來存取第二存儲器中存儲的數據，并且無需使用運行在所述處理器上的用戶級應用。

10.一種用于支持共享虛擬存儲器的系統，包括：

具有包括第一存儲器管理單元MMU的第一核心的處理器，第一MMU包括各用來存儲虛擬地址到物理地址轉換的多個條目，其中各條目包括存儲指明對應條目的存儲單元是存在于所述系統存儲器中還是存在于第二存儲器中的指示符的第一字段以及存儲所述處理器對與耦合到所述處理器的第二處理器相關聯的第二存儲器的存儲單元的存取次數的計數的計數器，其中，當條目的計數器達到閾值時，所述處理器將與所述條目相關聯的存儲單元中存儲的數據從第二存儲器的所述存儲單元移動到與所述處理器耦合的系統存儲器的存儲單元；

經由鏈路與所述處理器耦合的第二處理器，第二處理器包括第二MMU；以及

與所述處理器耦合的系統存儲器。

11.如權利要求10所述的系統，其中，所述處理器使用第一MMU的條目中的信息直接對存在于第二存儲器中的存儲單元尋址。

12.如權利要求10所述的系統，其中，所述處理器響應于當所述計數器達到閾值時發生中斷，將所述數據從第二存儲器的存儲單元移動到所述系統存儲器的存儲單元，而無需涉及運行在所述處理器上的應用。

13.一種用于支持共享虛擬存儲器的處理器，包括：

第一核心，包括取指令單元、指令解碼單元、第一存儲器管理單元MMU，第一MMU包括存儲虛擬地址到物理地址轉換的多個條目，其中，各條目包括由第一核心對關聯與所述處理器耦合的第二處理器的第二存儲器的存儲單元的訪問的次數的計數的計數器，其中，當條目的計數達到閾值時，所述處理器將與所述條目相關聯的存儲單元中存儲的數據從第二存儲器的存儲單元移動到與所述存儲器耦合的系統存儲器的存儲單元，第一核心進一步包括第一高速緩沖存儲器和至少一個執行單元；

互連；

加速器，經由所述互連與第一核心耦合并包括第二MMU，第二MMU包括存儲虛擬地址到物理地址轉換的多個條目，其中，第一MMU的各條目包括存儲指明對應條目的存儲單元是存在于與所述處理器耦合的第一存儲器中還是存在于與所述加速器耦合的第二存儲器中的第一指示符的存儲單元字段，其中，所述處理器執行處理程序以將對于第二存儲器中的存儲單元的存儲器請求轉換成直接存儲器存取DMA事務來與第二存儲器通信；

與第一核心和所述加速器耦合的共享高速緩沖存儲器；以及

與所述共享高速緩沖存儲器耦合的存儲控制器。