[發(fā)明專利]一種新型直流多級(jí)降壓穩(wěn)壓電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410345820.4
• 申請(qǐng)日: 2014-07-20
• 公開（公告）號(hào): CN104092376A
• 公開（公告）日: 2014-10-08
• 發(fā)明（設(shè)計(jì)）人: 費(fèi)志瑾
• 申請(qǐng)（專利權(quán)）人: 蘇州塔可盛電子科技有限公司
• 主分類號(hào): H02M3/156
• 分類號(hào): H02M3/156
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種穩(wěn)壓電路，具體是一種新型直流多級(jí)降壓穩(wěn)壓電路。

背景技術(shù)

隨著電子產(chǎn)品的日新月異，各種電子產(chǎn)品對(duì)直流電源的要求也越來越高，低輸入直流電壓成為主流，因此，直流電壓降壓轉(zhuǎn)換必不可少，直流降壓穩(wěn)壓方案非常多，目前主流的是LDO(低壓差線性穩(wěn)壓器)和DC/DC(直流－直流轉(zhuǎn)換器)這兩種降壓穩(wěn)壓方案。但大部分的LDO和DC/DC降壓方案結(jié)構(gòu)很復(fù)雜。現(xiàn)有的LDO的內(nèi)部電路會(huì)造成不必要的浪費(fèi)，而且會(huì)導(dǎo)致很高昂的成本，使電子產(chǎn)品的生產(chǎn)成本難以得到有效控制。而國(guó)家節(jié)能減排政策的推進(jìn)，國(guó)家對(duì)電子設(shè)備待機(jī)功耗的要求也越來越嚴(yán)格。因此，在目前的處理芯片中都增加了低功耗的真待機(jī)功能，即處理芯片除了在正常工作時(shí)需要使用正常的內(nèi)核工作電壓外，在其待機(jī)時(shí)還需要使用小電流低電壓的待機(jī)電源，以便于處理芯片的喚醒。現(xiàn)如今1.0V的內(nèi)核待機(jī)電壓已經(jīng)慢慢成為各種處理芯片的主流電壓。目前，要想獲得1.0V的直流待機(jī)電壓，其電源電路的設(shè)計(jì)通常需要采用專用的線性穩(wěn)壓器件或者開關(guān)電源器件實(shí)現(xiàn)。當(dāng)采用專用線性穩(wěn)壓器件來設(shè)計(jì)電源電路時(shí)，由于目前能夠輸出低至1.0V直流電壓的線性穩(wěn)壓器件的型號(hào)很少，因此成本相對(duì)較高，采用這種電源電路為處理芯片提供內(nèi)核待機(jī)電壓，會(huì)導(dǎo)致產(chǎn)品硬件成本的升高。若采用開關(guān)電源器件來產(chǎn)生處理芯片所需的1.0V的內(nèi)核待機(jī)電壓，雖然開關(guān)電源器件可以做到1.0V的低壓輸出，但是，輸出脈沖和開關(guān)噪音較大，因而容易造成處理芯片工作的不穩(wěn)定。而且開關(guān)電源器件的成本也相對(duì)較高，將其應(yīng)用于目前的家電產(chǎn)品中，會(huì)降低產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)能力。基于以上原因，如何研發(fā)一種可以向處理芯片提供穩(wěn)定的低壓內(nèi)核待機(jī)電壓、且硬件成本低、無噪音的直流穩(wěn)壓電路是本發(fā)明所要解決的一項(xiàng)主要問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種新型直流多級(jí)降壓穩(wěn)壓電路，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種新型直流多級(jí)降壓穩(wěn)壓電路，包括直流降壓穩(wěn)壓電路和線性穩(wěn)壓器U1穩(wěn)壓電路；直流降壓穩(wěn)壓電路作為初級(jí)降壓穩(wěn)壓電路，直流降壓穩(wěn)壓電路包括三極管Q1、三極管Q2、電容C5、電容C6、電容C7、電阻R3、電阻R4、電阻R5和二極管D2；所述三極管Q2的集電極與外接電源VCC連接，且三極管Q2的集電極通過電容C1接地；所述三極管Q2的發(fā)射極與穩(wěn)壓器U1的VIN端連接；所述三極管Q2基極同時(shí)連接電容C5的一端、二極管D2的負(fù)極和三極管Q1的集電極，且三極管Q1的發(fā)射極、二極管D2的正極和電容C5的另一端相連接，并接地；所述三極管Q1的集電極連接電阻R5的一端，電阻R5的另一端連接三極管Q2的集電極；所述三極管Q1的基極同時(shí)連接電阻R3和電阻R4的一端，電阻R3的另一端連接低電勢(shì)端口，電阻R4的另一端與三極管Q1的發(fā)射極連接，并接地；所述三極管Q2發(fā)射極與穩(wěn)壓器U1的VIN端之間，連接并聯(lián)的電容C6和電解電容C7，且三極管Q2發(fā)射極連接電解電容C7的正極，電容C6和電容C7接地；線性穩(wěn)壓器U1穩(wěn)壓電路作為二次降壓變換單元，包括穩(wěn)壓器U1、二極管D1、電阻R1、電阻R2、電容C1、電容C2、電容C3和電容C4；所述穩(wěn)壓器U1的VOUT1端連接二極管D1的陽(yáng)極，二極管D1的陰極連接直流穩(wěn)壓電路的低壓輸出端V0，二極管D1的負(fù)極和低壓輸出端V0的接線點(diǎn)連接電容C4的一端，電容C4的另一端接地；所述穩(wěn)壓器U1的ADJ端同時(shí)連接電阻R1的一端和電阻R2的一端，電阻R2的另一端接地，電阻R1的另一端連接穩(wěn)壓器U1的VOUT1端，且VOUT1端和電阻R1的接點(diǎn)連接穩(wěn)壓器U1的VOUT2端；所述VOUT1端和二極管D2的正極之間連接有并聯(lián)的電容C3和電容C2，且電容C3和電容C2接地。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明采用低成本的線性穩(wěn)壓器件配合二極管來組建直流穩(wěn)壓電路，生成目前處理芯片所需的1.0V小電流內(nèi)核待機(jī)電壓，硬件成本低，不僅可以很好地滿足處理芯片的待機(jī)要求，降低系統(tǒng)的待機(jī)功耗，而且有助于電子產(chǎn)品整機(jī)性能的提升，本發(fā)明實(shí)施例采用三極管作為降壓元件，并配合穩(wěn)壓器，使三極管輸出的電壓保持穩(wěn)定，當(dāng)負(fù)載功耗發(fā)生變化時(shí)，變化的電流會(huì)同步到三極管的基極和穩(wěn)壓器上的電流，由于三極管工作在放大區(qū)，因此負(fù)載功耗變化所產(chǎn)生的電流變化量經(jīng)三極管調(diào)節(jié)后，可以使輸出的電壓保持恒定，實(shí)現(xiàn)降壓和穩(wěn)壓效果，且各元件均采用通用的電子元器件，生產(chǎn)成本低，采用三極管和穩(wěn)壓器等連接構(gòu)成，使整個(gè)電路結(jié)構(gòu)簡(jiǎn)單，成本低廉，同樣可以實(shí)現(xiàn)降壓和穩(wěn)壓的功能，使得電子設(shè)備的生產(chǎn)成本得到有效控制。

附圖說明