[發明專利]集成電路及其制造方法

在審

• 申請號: 201410338435.7
• 申請日: 2014-07-16
• 公開（公告）號: CN104425438A
• 公開（公告）日: 2015-03-18
• 發明（設計）人: 曾元泰;劉銘棋;周仲彥;蔡嘉雄
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/52
• 分類號: H01L23/52;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明總體涉及集成電路，更具體地，涉及薄膜電阻器(TFR)。

背景技術

薄膜電阻器(TFR)對于高精度模擬和混合信號應用來說是非常具有吸引力的組件，并且已用于許多重要的技術應用的電子電路中。TFR可以是單個器件的組成部分，或可以是復雜的混合電路或集成電路的組成部分。當將TFR整合到集成電路的現有工藝流程中時，需要特別注意。

通常，在集成電路中制造TFR過程中，在金屬互連水平上將TFR的材料蒸發或濺射到襯底晶圓上，并且隨后對其進行圖案化和蝕刻。這樣，TFR嵌入在金屬間介電(IMD)層之間。TFR需要電連接。因此，需要兩個額外掩模層來形成TFR本身并且形成TFR的接觸點。通常，集成電路內的TFR和其他器件的連接是從上面的金屬互連層到TFR的接觸點。TFR的接觸點需要在通孔蝕刻期間保護電阻器，通孔蝕刻是使上面的金屬互連層和電阻器相接觸的工藝。

因此，用于TFR的額外掩模增加了帶有TFR的集成電路的制造成本。此外，工藝裕度和所產生的集成電路的可靠性還受限于將TFR整合到集成電路內所需的多次沉積和干/濕蝕刻步驟。因此，需要繼續改進構造具有TFR的集成電路的結構和方法。

發明內容

根據本發明的一個方面，提供了一種集成電路，包括：多個第一互連焊盤，設置在第一互連級處；多個第二互連焊盤，設置在第二互連級處，其中，第二互連級位于第一互連級的上方；第一層間介電層，設置在第一互連級和第二互連級之間；薄膜電阻器，將設置在第二互連級處的多個第二互連焊盤中的兩個第二互連焊盤電連接；以及至少兩個端帽，分別設置在薄膜電阻器和多個第二互連焊盤中的兩個第二互連焊盤之間，其中，每個端帽均與薄膜電阻器和多個第二互連焊盤中的一個第二互連焊盤直接接觸。

優選地，端帽設置在薄膜電阻器的上方，并且每個端帽分別被多個第二互連焊盤中的一個第二互連焊盤覆蓋。

優選地，該集成電路還包括：多個第一通孔，設置在第一層間介電層內并且分別連接多個第一互連焊盤和多個第二互連焊盤。

優選地，每個端帽均通過多個第一通孔中的一個第一通孔而電連接至多個第一互連焊盤中的一個第一互連焊盤。

優選地，該集成電路還包括：多個第三互連焊盤，設置在第三互連級上，其中，第三互連級位于第二互連級的上方；第二層間介電層，設置在第二互連級和第三互連級之間；以及多個第二通孔，設置在第二層間介電層內并且分別連接多個第二互連焊盤和多個第三互連焊盤，其中，每個端帽均通過多個第二通孔中的一個第二通孔而電連接至多個第三互連焊盤中的一個第三互連焊盤。

優選地，第二互連焊盤包括：第一氮化鈦(TiN)層；鋁銅(AlCu)層，設置在第一氮化鈦(TiN)層上；第二氮化鈦(TiN)層，設置在鋁銅(AlCu)層上；以及氮氧化硅(SiON)層，設置在第二氮化鈦(TiN)層上。

優選地，端帽設置在薄膜電阻器的下方，并且每個端帽均分別設置在多個第二互連焊盤中的一個第二互連焊盤之上。

優選地，該集成電路還包括：多個第一通孔，設置在第一層間介電層內并且分別連接多個第一互連焊盤和多個第二互連焊盤，其中，每個端帽均通過多個第一通孔中的一個第一通孔而電連接至多個第一互連焊盤中的一個第一互連焊盤。

優選地，該集成電路還包括：多個第三互連焊盤，設置在第三互連級上，其中，第三互連級位于第二互連級之上；第二層間介電層，設置在第二互連級和第三互連級之間；以及多個第二通孔，設置在第二層間介電層內并且分別電連接多個第二互連焊盤和多個第三互連焊盤，其中，每個端帽均通過多個第二通孔中的一個第二通孔連接至多個第三互連焊盤中的一個第三互連焊盤。

優選地，第二互連焊盤包括：鋁銅(AlCu)層；以及氮化鈦(TiN)層，設置在鋁銅(AlCu)層上。

優選地，薄膜電阻器是由選自由硅鉻(SiCr)、氮化鉭(TaN)和鎳鉻(NiCr)組成的組中的材料制成，并且端帽是由選自由氮化鈦(TiN)、氮化鉭(TaN)、鈦鎢(TiW)和鉭鎢(TaW)組成的組中的材料制成。