[發明專利]半導體裝置

有效

• 申請號: 201410336443.8
• 申請日: 2014-07-15
• 公開（公告）號: CN104679680B
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 李賢圣
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 周曉雨;俞波

一種半導體裝置，包括：邏輯存儲器芯片，其包括將輸入信號和選通信號輸出的發送塊；以及與邏輯存儲器芯片層疊的多個存儲器芯片。所述多個存儲器芯片中的至少一個包括多個接收塊。所述多個接收塊中的每個接收所述輸入信號之中的輸入信號和所述選通信號，且控制輸入信號和選通信號中的任意一個的相位。

相關申請的交叉引用

本申請要求2013年12月2日向韓國知識產權局提交的申請號為10-2013-0148513的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例涉及一種半導體裝置，且更具體而言，涉及一種控制所發送信號的相位的半導體裝置。

背景技術

為了提高半導體裝置的集成度，已經開發了3D(三維)半導體裝置，其中層疊并封裝多個存儲器芯片。在3D半導體裝置中，由于垂直地層疊兩個或更多個存儲器芯片，因此可以在相同面積內獲得最大的集成度。

可以采用各種方法來實現3D半導體裝置。在方法之一中，將具有相同結構的多個存儲器芯片層疊，然后利用諸如金屬線的導線來將其相互電耦合以作為一個半導體裝置來操作。

近來，本領域中已經公開了TSV(穿通硅通孔)型的半導體裝置，其中，穿通硅通孔被形成為穿過多個層疊的存儲器芯片，使得所有的存儲器芯片相互電耦合。在TSV型的半導體裝置中，由于穿通硅通孔垂直地穿過相應的存儲器芯片以將其相互電耦合，因此與相應存儲器芯片通過使用導線的外圍布線來相互電耦合的半導體裝置相比，可以有效減少封裝體的面積。

各個存儲器芯片可以接收數據信號、命令信號和各種控制信號。由于各種因素，要傳輸的信號可能需要在相位上被控制。例如，由于從發送單元至接收單元的要經過長距離傳輸的信號可能比通過短距離來傳輸的信號延遲得更多而被接收，因此可能要控制具有長傳輸距離的信號的相位。作為另一個例子，由于信號可能因為工藝、電壓或溫度上的變化而被延遲地接收，因此可能要控制信號的相位。

發明內容

在本發明的一個實施例中，一種半導體裝置包括：邏輯存儲器芯片，其包括將輸入信號和選通信號輸出的發送塊；以及與邏輯存儲器芯片層疊的多個存儲器芯片，其中所述多個存儲器芯片中的至少一個包括多個接收塊，以及其中所述多個接收塊中的每個接收所述輸入信號之中的輸入信號和所述選通信號，且控制輸入信號和選通信號中的任意一個的相位。

在本發明的一個實施例中，一種半導體裝置包括：第一存儲器芯片，其包括將輸入信號和選通信號輸出的發送塊；以及第二存儲器芯片，其包括接收輸入信號和選通信號的接收塊，其中在相位控制模式的情況下，發送塊輸出輸入信號和選通信號，使得它們被同時使能預定的次數，以及其中在相位控制模式的情況下，接收塊設置用于輸入信號和選通信號中的任意一個的延遲量。

在本發明的一個實施例中，一種系統包括：處理器；控制器，被配置成從處理器接收一個或更多個請求以及一個或更多個數據；以及存儲器單元，被配置成從控制器接收所述一個或更多個請求以及所述一個或更多個數據，其中存儲器單元包括：邏輯存儲器芯片，其包括將輸入信號和選通信號輸出的發送塊；以及與邏輯存儲器芯片層疊的多個存儲器芯片，其中所述多個存儲器芯片中的至少一個包括多個接收塊，以及其中所述多個接收塊中的每個接收輸入信號，且控制輸入信號和選通信號中的任意一個的相位。

根據本發明的實施例，半導體裝置可以有效地控制信號的相位。

附圖說明

結合附圖描述特征、方面和實施例，在附圖中：

圖1示例性示出根據本發明實施例的半導體裝置的圖；

圖2是解釋在圖1所示的半導體裝置中信號在傳輸期間被延遲且造成相位差的情況的圖；

圖3是示出圖1所示的第一接收塊的詳細配置的框圖；