[發明專利]具有掩埋柵極電極和柵極接觸的半導體器件

在審

• 申請號: 201410334273.X
• 申請日: 2014-07-14
• 公開（公告）號: CN104299987A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: R·西明耶科;M·胡茨勒;O·布蘭科
• 申請（專利權）人: 英飛凌科技奧地利有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L29/739;H01L21/28
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張寧

技術領域

本公開涉及半導體技術，更具體而言，涉及具有掩埋柵極電極和柵極接觸的半導體器件。

背景技術

典型的功率半導體切換器件被設計用于低面積特定通態電阻Rds_on*A。另一質量測量是通過通態電阻Rds_on和柵極電荷的乘積給定的FOM(品質因數)，當減小通態電阻Rds_on時該FOM理想地不降低。另一設計約束是通過通態電阻和輸出電荷的乘積給定的理想地盡可能低的FOM_oss。

具有垂直溝道的功率半導體器件通常包括掩埋在FET單元的有源晶體管區域之間的半導體部分中的、規律布置的電極結構，具有垂直溝道的功率半導體器件例如是溝槽型MOSFET(金屬氧化物半導體場效應晶體管)。每個掩埋電極結構可以包括柵極和場電極，其中場電極在半導體部分中掩埋得比柵極電極深。在反向阻擋模式中，場電極在橫向方向上耗盡有源晶體管區域，使得在不經受反向阻擋能力損耗的情況下，可以增加有源晶體管區域中的雜質濃度，因而降低通態電阻Rds_on。期望提供可以以成本有效方式提供的、具有掩埋柵極電極和可靠柵極接觸的半導體器件。

發明內容

一個實施例涉及具有掩埋在半導體部分中的柵極電極的半導體器件。柵極電極包括第一柵極部分和第二柵極部分，所述第一柵極部分在與所述半導體部分的主表面平行的縱向中心軸的第一側上，所述第二柵極部分在所述縱向中心軸的相對的第二側上。至少一個第一柵極接觸從由所述主表面限定的主側延伸到所述第一柵極部分中。

另一實施例涉及一種制造半導體器件的方法。在半導體襯底中提供掩埋電極結構。掩埋電極結構包括柵極電極，該柵極電極具有第一柵極部分和第二柵極部分，所述第一柵極部分在與所述半導體部分的主表面平行的縱向中心軸的第一側上，所述第二柵極部分在所述縱向中心軸的相對的第二側上。提供一個或多個第一柵極接觸，其中第一柵極接觸從由所述主表面限定的主側延伸到所述第一柵極部分中。

通過閱讀下列詳細描述以及查看附圖，本領域技術人員將認識到附加特征和優勢。

附圖說明

包括附圖以提供對本發明的進一步理解，將附圖結合在本說明書中并且附圖構成本說明書的一部分。附圖圖示本發明的實施例并且與描述一起用于說明本發明的原理。本發明的其它實施例和期望優勢將容易被認識到，因為通過參照下列的詳細描述變得更好理解它們。

圖1A是根據一個實施例的半導體器件的一部分的示意性截面圖，在與柵極連接區域中的掩埋電極結構的縱向中心軸正交的同一截面平面中提供雙柵極接觸。

圖1B是在與單元區域中的截面平面平行的平面中圖1A的半導體器件的示意性截面圖。

圖2A是根據一個實施例的來自單元區域和柵極連接區域中的兩個平行截面平面的IGFET(絕緣柵場效應晶體管)的組合示意性截面圖，該實施例提供具有薄中心部分的柵極電極的雙柵極接觸。

圖2B是根據一個實施例的來自單元區域和柵極連接區域中的兩個平行截面平面的IGBT(絕緣柵雙極晶體管)的組合示意性截面圖，該實施例提供具有薄中心部分的柵極電極的雙柵極接觸。

圖3A是根據提供交錯柵極接觸的實施例的半導體器件的柵極連接部分的示意性平面圖。

圖3B是圖3A的半導體器件的沿著線B-B的示意性截面圖。

圖3C是圖3A的半導體器件的沿著線C-C的示意性截面圖。

圖4是根據另一實施例的制造半導體器件的方法的簡化流程圖。

具體實施方式

在下面的詳細描述中，參照附圖，附圖形成詳細描述的一部分并且詳細描述通過圖示的方式示出其中可以實施本發明的特定實施例。將理解到的是，在不脫離本發明范圍的情況下，可以利用其它實施例并且可以進行結構或邏輯上的改變。例如，一個實施例所圖示或描述的特征可以用在其它實施例上或結合其它實施例使用，以產生另一實施例。旨在于本發明包括這樣的修改和變型。使用不應認為限制所附權利要求范圍的特定語言描述示例。附圖不按比例繪制并且僅用于圖示目的。為清晰起見，如果沒有另外陳述，則在不同附圖中相同的元件由對應的參考標號標示。

術語“具有”、“含有”、“包含”、“包括”等是開放式的，并且這些術語指示所述結構、元件或特征的存在，但不排除附加元件或特征。除非上下文另外清晰指出，否則冠詞“一個”、“一”和“該”旨在于包括復數以及單數。