[發明專利]封裝結構及其制法與定位構形

在審

• 申請號: 201410333328.5
• 申請日: 2014-07-14
• 公開（公告）號: CN105225966A
• 公開（公告）日: 2016-01-06
• 發明（設計）人: 戴瑞豐;黃曉君;盧俊宏;許習彰;陳仕卿
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L23/31
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種封裝結構的制法，尤指一種定位構形與具定位功能的封裝結構及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，即發展出晶圓級封裝(WaferLevelPackaging,WLP)的技術。

如圖1A至圖1F，其為現有晶圓級扇出型(Fan-out)半導體封裝件1的制法的剖面示意圖。

如圖1A所示，形成一熱化離型膠層(thermalreleasetape)11于一承載件10上。

接著，置放多個半導體元件12于該熱化離型膠層11上，該些半導體元件12具有相對的主動面12a與非主動面12b，各該主動面12a上均具有多個電極墊120，且各該主動面12a粘著于該熱化離型膠層11上。

如圖1B所示，以壓合方式形成一封裝膠體13于該熱化離型膠層11上，以包覆該半導體元件12。

如圖1C及圖1C’所示，將另一承載件10’設于該封裝膠體13上，再進行烘烤制程以硬化該封裝膠體13，而同時該熱化離型膠層11因受熱后會失去粘性，所以可一并移除該熱化離型膠層11與該承載件10，以外露該半導體元件12的主動面12a。接著，于該封裝膠體13的表面上繪示多個定位符號K,X,Y，如十字形，其位置是位于該半導體元件12的周圍，圖示僅簡略繪示部分定位符號K,X,Y，并未全部繪示定位符號。

如圖1D至圖1E所示，進行線路重布層(Redistributionlayer,RDL)制程，其使用曝光顯影對位技術形成光阻開口區(圖略)，再于該光阻開口區中形成多個線路重布層14a,14b于該封裝膠體13與該半導體元件12的主動面12a上，之后移除該光阻。其中，各該線路重布層14a,14b具有相迭的介電部140與線路部141，且該線路部141具有位于該該介電部140中的導電盲孔部142，以電性連接該電極墊120。

當置放該些半導體元件12于該熱化離型膠層11上及壓合該封裝膠體13時，容易造成該些半導體元件12位移，所以曝光對位方式于先前制程所制作的定位符號K,X,Y作為曝光機對位標靶(如圖1C所示)，以準確連結各該線路重布層14a,14b的上、下位置，而令各該線路重布層14a,14b藉由其導電盲孔部142能電性連接至該電極墊120，以避免受該些半導體元件12的偏移而影響該導電盲孔部142的對位連接的準確度。

如圖1F所示，形成一絕緣保護層15于該線路重布層14b上，且該絕緣保護層15藉由曝光顯影對位技術(如圖1C所示的定位符號K”)外露該線路部141的部分表面，以供結合如焊球的導電元件16。之后沿切割路徑S進行切單制程，以獲取多個半導體封裝件1。

然而，現有半導體封裝件1的制法中，當使用上述曝光對位技術時，因曝光機讀取各層光阻的定位符號K,K’,K”,X,Y時容易受如該線路部141的金屬材的干擾，而不易進行判讀，導致各層間容易產生對位誤差，所以當該線路重布層14a,14b的層數越多時，該對位誤差越大，致使越上層的導電盲孔部142越不易準確連結下層的線路部141。

此外，由于該線路重布層14a,14b的層數越多，各層的對位誤差(即偏移量)逐漸累積，如圖1F’所示，每一迭層曝光對位將造成每一半導體封裝件1的對位偏移量累加，例如，三層迭層(絕緣保護層15與兩線路重布層14a,14b)則為三個對位偏移量e之和，即原先預定面積范圍L與各層偏移量e之和為最終面積范圍(即L+6e)，所以該半導體封裝件1的體積會大幅增加，且該半導體封裝件1于切割制程時的路徑將因縮小而增加切單困難度，并使該承載件10所能擺放的半導體元件12的數量減少，即該承載件10的利用率下降。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明的目的為提供一種封裝結構及其制法與定位構形，以利于后續線路層的制作。

本發明的封裝結構的制法，包括：提供一具有相對的第一表面與第二表面的基部，該基部中埋設有至少一電子元件，且位于該電子元件周圍設有至少一定位單元，該定位單元相對該第一表面突起、齊平或為兩者的組合者，又該電子元件具有相對的主動面與非主動面，該主動面上并具有多個電極墊；以及形成至少一線路層于該基部的第一表面與該電子元件上，且該線路層藉由該定位單元對位連接該電子元件。