[發明專利]分布式網絡高頻地波雷達系統及其控制方法

有效

• 申請號: 201410331289.5
• 申請日: 2014-07-11
• 公開（公告）號: CN104062648A
• 公開（公告）日: 2014-09-24
• 發明（設計）人: 楊靜;文必洋;王若琨;石陽升;吳世才;王才軍
• 申請（專利權）人: 武漢大學
• 主分類號: G01S13/02
• 分類號: G01S13/02;G01S7/42;H04L29/08
• 代理公司: 武漢科皓知識產權代理事務所(特殊普通合伙) 42222
• 代理人: 趙麗影

1.一種分布式網絡高頻地波雷達系統，其特征在于：包括多個雷達站點；所述雷達站點包括三種類型，分別為僅包含高頻地波發射子系統的雷達站點、僅包含高頻地波接收子系統的雷達站點、同時包含高頻地波發射子系統和高頻地波接收子系統的雷達站點；一個發射子系統產生的回波信號被多個接收子系統利用，一個接收子系統利用多個發射子系統產生的回波信號。

2.如權利要求1所述的分布式網絡高頻地波雷達系統，其特征在于：所述高頻地波發射子系統包括衛星導航系統信號接收天線、同步控制器、波形發生器、發射機、高頻地波發射天線；

所述同步控制器包括馴服時鐘、頻率合成器、FPGA，馴服時鐘、頻率合成器、FPGA依次連接，馴服時鐘與FPGA連接，衛星導航系統信號接收天線與馴服時鐘連接，頻率合成器與波形發生器連接，FPGA分別與波形發生器、發射機連接，發射機與發射天線連接。

3.如權利要求2所述的分布式網絡高頻地波雷達系統，其特征在于：所述高頻地波接收子系統包括高頻地波接收天線、波形發生器、衛星導航系統信號接收天線、同步控制器、模擬前端、模數轉換器、數字信號處理器、微處理器、數據傳輸總線、計算機；所述同步控制器包括馴服時鐘、頻率合成器、FPGA；

馴服時鐘、頻率合成器、FPGA依次連接，馴服時鐘與FPGA連接，高頻地波接收天線、模擬前端、模數轉換器ADC、數字信號處理器DSP、微處理器、數據傳輸總線、計算機依次連接，衛星導航系統信號接收天線與馴服時鐘連接，頻率合成器、波形發生器、模擬前端依次連接，FPGA分別與波形發生器、模數轉換器ADC、數字信號處理器DSP、微處理器連接。

4.如權利要求1所述的分布式網絡高頻地波雷達系統，其特征在于：所述的包含高頻地波發射子系統和高頻地波接收子系統的雷達站點中，發射子系統和接收子系統共用衛星導航系統信號接收天線和同步控制器。

5.如權利要求1所述的分布式網絡高頻地波雷達系統，其特征在于：所述數據傳輸總線采用通用串行總線USB。

6.一種基于權利要求3所述系統的分布式網絡高頻地波雷達系統的控制方法，其特征在于：所述雷達站點之間利用衛星導航系統發布的授時信號實現時間和相位同步；采用線性調頻連續波或線性調頻中斷連續波工作體制，通過對發射信號的掃頻中心頻率或者起始掃頻時刻進行調整，使得不同發射子系統所發射的信號之間存在瞬時頻率差，且此瞬時頻率差大于雷達信息帶寬，從而使不同發射子系統產生的回波信號在接收子系統的基帶級實現無混疊區分。

7.根據權利要求6所述的分布式網絡高頻地波雷達系統的控制方法，其特征在于：

所述的僅包含發射子系統的雷達站點，其控制過程包括以下步驟：

步驟1.1，系統上電后，衛星信號接收天線接收衛星導航系統發射的信號，傳送給同步控制器中的衛星信號馴服時鐘，馴服時鐘輸出的信號經頻率合成器倍頻后分別傳送給FPGA芯片和波形發生器，用作其工作時鐘；同時，馴服時鐘輸出的秒脈沖—1PPS信號和時間信息包—TIP也傳遞給FPGA芯片；

步驟1.2，若發射子系統發射線性調頻中斷連續波信號，則FPGA芯片產生中斷脈沖序列并傳遞給發射機；若發射子系統發射線性調頻連續波信號，則此操作略去；FPGA芯片將射頻信號的波形參數發送給波形發生器；同時，FPGA芯片將TIP指示的時間信息與預設時間相比較，如果到達預設時間，則以最近的1PPS信號為參考，產生觸發脈沖給波形發生器；

步驟1.3，波形發生器經觸發脈沖觸發后，按照FPGA設置的波形參數輸出線性調頻連續波信號給發射機；

步驟1.4，若發射子系統發射線性調頻連續波信號，則發射機對步驟1.3產生的線性調頻連續波信號進行功率放大，然后傳輸給高頻地波發射天線，由其輻射到空間中去；若發射子系統發射線性調頻中斷連續波信號，則發射機對步驟1.3產生的線性調頻連續波信號和步驟1.2產生的中斷脈沖合成，產生線性調頻中斷連續波信號，然后經高頻地波發射天線輻射出去；

所述的僅包含接收子系統的站點，其控制過程包括以下步驟：

步驟2.1，系統上電后，衛星信號接收天線接收衛星導航系統發射的信號，傳送給同步控制器中的衛星信號馴服時鐘，馴服時鐘輸出的信號經頻率合成器倍頻后分別傳送給FPGA芯片和波形發生器，用作FPGA芯片和波形發生器的時鐘；同時，馴服時鐘輸出的秒脈沖—1PPS信號和時間信息包—TIP也傳遞給FPGA芯片；

步驟2.2，FPGA對步驟2.1產生的輸入時鐘信號進行分頻，分別產生DSP芯片和微處理器的工作時鐘，以及傳遞給模數轉換器的采樣脈沖信號；FPGA芯片將本振信號的波形參數發送給波形發生器；同時，FPGA芯片將TIP指示的時間信息與預設時間相比較，如果到達預設時間，則以最近的1PPS信號為參考，產生觸發脈沖給波形發生器；

步驟2.3，波形發生器經觸發脈沖觸發后，按照FPGA設置的波形參數輸出線性調頻連續波信號給模擬前端；

步驟2.4，雷達回波信號經高頻地波接收天線進入模擬前端，與本振信號混頻后得到中頻信號；

步驟2.5，模數轉換器對中頻信號采樣，采樣結果傳送給DSP芯片；

步驟2,6，DSP芯片對采樣結果進行數字下變頻和正交解調，然后生成雷達回波距離譜，傳遞給微處理器；

步驟2.7，微處理器將距離譜數據經數據傳輸總線傳遞給計算機以進行進一步處理和結果顯示；

所述的既包含發射子系統又包含接收子系統的站點，其控制過程包括以下步驟：

步驟3.1，系統上電后，衛星信號接收天線接收衛星導航系統發射的信號，傳送給同步控制器中的衛星信號馴服時鐘，馴服時鐘輸出的信號經頻率合成器倍頻后分別傳送給FPGA芯片和波形發生器，用作其工作時鐘；同時，馴服時鐘輸出的秒脈沖—1PPS信號和時間信息包—TIP也傳遞給FPGA芯片；

步驟3.2，若發射信號為線性調頻中斷連續波信號，則FPGA芯片產生中斷脈沖序列并傳遞給發射機；若發射線性調頻連續波信號，則此操作略去；FPGA芯片將射頻信號和本振信號的波形參數分別發送給射頻信號波形發生器和本振信號波形發生器；同時，FPGA芯片將TIP指示的時間信息與預設時間相比較，如果到達預設時間，則以最近的1PPS信號為參考，產生觸發脈沖給波形發生器；

步驟3.3，射頻信號波形發生器經觸發脈沖觸發后，按照FPGA設置的波形參數輸出線性調頻連續波信號給發射機；本振信號波形發生器經觸發脈沖觸發后，按照FPGA設置的波形參數輸出線性調頻連續波信號給模擬前端；

步驟3.4，若發射信號為線性調頻連續波信號，則發射機對步驟3.3產生的射頻線性調頻連續波信號進行功率放大，然后傳輸給高頻地波發射天線，由其輻射到空間中去；若發射信號為線性調頻中斷連續波信號，則發射機將步驟3.3產生的射頻線性調頻連續波信號和步驟3.2產生的中斷脈沖合成為線性調頻中斷連續波信號，然后經高頻地波發射天線輻射出去；

步驟3.5，雷達回波信號經高頻地波接收天線進入模擬前端，與本振信號混頻后得到中頻信號；

步驟3.6，模數轉換器對中頻信號采樣，采樣結果傳送給DSP芯片；

步驟3.7，DSP芯片對采樣結果進行數字下變頻和正交解調，然后生成雷達回波距離譜，傳遞給微處理器；

步驟3.8，微處理器將距離譜數據經數據傳輸總線傳遞給計算機以進行進一步處理和結果顯示。