[發明專利]高分辨率ISAR實時成像系統有效
| 申請號: | 201410322492.6 | 申請日: | 2014-07-08 |
| 公開(公告)號: | CN104122550B | 公開(公告)日: | 2016-10-12 |
| 發明(設計)人: | 蔣俊 | 申請(專利權)人: | 上海無線電設備研究所 |
| 主分類號: | G01S13/90 | 分類號: | G01S13/90 |
| 代理公司: | 上海信好專利代理事務所(普通合伙) 31249 | 代理人: | 張妍;張靜潔 |
| 地址: | 200090 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 高分辨率 isar 實時 成像 系統 | ||
1.一種高分辨率ISAR實時成像系統,其特征在于,該高分辨率ISAR實時成像系統包含:
射頻收發鏈路(101),主要完成ISAR成像所需射頻信號的產生、發射、接收及下變頻;
高速模數轉換器(104),其輸入端電路連接所述的射頻收發鏈路(101)的輸出端,主要完成對射頻收發鏈路輸出的中頻信號的采樣,實現模擬信號向數字信號的快速轉換;
數字信號成像處理電路(105),其輸入端電路連接所述的高速模數轉換電路(104)的輸出端,主要是對數字信號進行后期處理,獲得高分辨率的ISAR成像結果;
系統控制電路(103),其分別雙向連接所述的射頻收發鏈路(101)、高速模數轉換器(104)和數字信號成像處理電路(105),負責整個系統的控制和各電路之間的協調工作;
ISAR實時成像顯示電路(102),其輸入端電路連接所述的數字信號成像處理電路(105)的輸出端和系統控制電路(103),主要是完成數字信號ISAR成像處理結果的實時顯示;
所述的高速模數轉換器(104)包含N個并聯的低速模數轉換器(1041),N為任意自然數;
所述的數字信號成像處理電路(105)包含:
數據吞吐電路(1055),其輸入端電路連接所述的高速模數轉換器(104)的輸出端,緩沖高速模數轉換器(104)輸入的數字信號;
數據合并轉換電路(1056),其輸入端電路連接所述的數據吞吐電路(1055)的輸出端,將緩沖的數字信號進行數據合并,將高速小位寬的數據轉化為低速大位寬的數據,用以降低后級流水分布式成像處理單元和ISAR數據存儲單元的信號處理速度;
ISAR數據存儲器(1051),其輸入端電路連接數據合并轉換電路(1056)的輸出端,存儲合并后的數據;
流水分布式成像處理電路(1052),其輸入端電路連接所述的數據合并轉換電路(1056)的輸出端和ISAR數據存儲器(1051)的輸出端,按順序完成距離脈壓、包絡對齊、自聚焦和方位成像;
成像輸出接口電路(1053),其輸入端電路連接所述的流水分布式成像處理電路(1052)的輸出端,對成像處理數據進行格式轉化后輸出;
成像處理控制電路(1054),其電路連接所述的數據吞吐電路(1055)、數據合并轉換電路(1056)、流水分布式成像處理電路(1052)和成像輸出接口電路(1053),控制數字信號成像處理電路(105)的工作。
2.如權利要求1所述的高分辨率ISAR實時成像系統,其特征在于,所述的射頻收發鏈路(101)包含:
發射天線(1011);
接收天線(1012);
發射機(1013),發射機(1013)的輸出端電路連接發射天線(1011)的輸入端,發射機(1013)與系統控制電路(103)雙向連接;
接收機(1014),接收機(1014)的輸入端電路連接接收天線(1012)的輸出端,接收機(1014)的輸出端電路連接高速模數轉換器(104)的輸入端,接收機(1014)與系統控制電路(103)雙向連接;
系統控制電路(103)發送控制信息給發射機(1013),發射機(1013)將狀態反饋信息傳輸給系統控制電路(103),系統控制電路(103)發送控制信息給接收機(1014),接收機(1014)將狀態反饋信息傳輸給接收機(1014),發射機(1013)產生超寬帶、線性調頻、脈沖式的射頻信號輸出給發射天線(1011),發射天線(1011)接收發射機(1013)產生的射頻信號并發送出去,接收天線(1012)接收回波信號并傳輸給接收機(1014),接收機(1014)對接收到的回波信號進行相干處理,實現信號下變頻后傳輸給高速模數轉換器(104)。
3.如權利要求2所述的高分辨率ISAR實時成像系統,其特征在于,射頻收發鏈路(101)內部的接收機(1014)輸出的中頻信號與高速模數轉換器(104)內部的每個低速模數轉換器(1041)的輸入端對應相連接;接收機(1014)向高速模數轉換器(104)輸出中頻信號,高速模數轉換器(104)對中頻信號進行采樣,轉換成數字信號,并將該數字信號輸出給數字信號成像處理電路(105)。
4.如權利要求3所述的高分辨率ISAR實時成像系統,其特征在于,所述的高速模數轉換器(104)內部N個低速模數轉換器(1041)采用的時鐘周期相同,且順序相鄰的兩個時鐘之間的相位差均為2π/N。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海無線電設備研究所,未經上海無線電設備研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410322492.6/1.html,轉載請聲明來源鉆瓜專利網。





