[發明專利]襯底、其半導體封裝及其制造工藝

在審

• 申請號: 201410312237.3
• 申請日: 2014-07-02
• 公開（公告）號: CN105226031A
• 公開（公告）日: 2016-01-06
• 發明（設計）人: 陳天賜;王圣民;陳光雄;李育穎
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/31;H01L21/48;H01L21/60
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

技術領域

本發明涉及一種用于半導體封裝的襯底及其制造工藝。

背景技術

目前制作包括二層線路或以上的襯底時，常使用以下幾種方式來做線路層間的電性導通：(1)先利用機械鉆孔方式鉆出通孔，再利用無電鍍銅(化學銅)及電鍍銅形成電性導通孔；(2)先利用激光鉆出盲孔，再利用無電鍍銅(化學銅)及電鍍銅形成電性導通盲孔；(3)先利用激光鉆出盲孔，再利用物理氣相沉積方式沉積銅及電鍍銅形成電性導通盲孔；及(4)先利用機械/激光方式鉆出通孔，再在通孔中形成導電柱再充填錫料以形成電性連接件。然而，不論是利用機械或激光方式鉆孔，其制造成本高且鉆孔會產生廢屑，易影響后續制程良率；此外，若利用化學銅或電鍍銅制程，化學銅槽或電鍍槽中不可預測且多變的鍍銅參數經常會導致過度電鍍或電鍍不足，對電導效率產生不利的影響，且其制程成本還高；而在利用導電柱加上充填錫料以形成電性連接件的技術中，錫料常會因露出表面而在與上線路層壓合接觸的過程中造成錫料四溢而形成短路。因此，目前制作二層線路或以上的襯底冀希望新的結構及制作工藝，期能克服一或多個以上的問題。

發明內容

本發明的一實施例涉及一種襯底，其包括：下電路層，具有下表面；上電路層，安置于所述下電路層上；電介質層，介于所述上電路層與所述下電路層之間，且界定出多個開口；及導電連接材料，位于所述開口中；其中所述上電路層的部分延伸到所述開口，且通過所述導電連接材料與所述下電路層連接。

本發明的另一實施例涉及一種半導體封裝，其包括：襯底，所述襯底包括：下電路層，具有下表面；上電路層，安置于所述下電路層上；電介質層，介于所述上電路層與所述下電路層之間，且界定出多個開口；及導電連接材料，位于所述開口中，其中所述上電路層的部分延伸到所述開口，且通過所述導電連接材料與所述下電路層連接；及芯片，電性連接于所述上電路層。

本發明的另一實施例涉及一種制造襯底的工藝，其包括：提供下電路層，所述下電路層包含導電跡線及突出部；形成電介質層以覆蓋所述導電跡線及所述突出部，其中所述電介質層具有開口以暴露所述突出部；形成導電連接材料于所述露出的所述突出部上；安置導電箔于所述電介質層上；及圖案化所述導電箔，以形成上電路層。

附圖說明

圖1顯示本發明襯底的一實施例的示意圖。

圖2顯示圖1襯底局部區域的放大圖。

圖3顯示本發明半導體封裝的一實施例的示意圖。

圖4顯示本發明半導體封裝的另一實施例的示意圖。

圖5A到5X顯示本發明襯底的制造工藝的一實施例的示意圖。

具體實施方式

本案的說明書及圖式僅用于闡釋本發明，并非意圖限制本發明的權利范圍；此外，本案圖式中所繪示的各技術特征及元件僅用于使本發明領域的技術人士更了解本發明，其繪示的尺寸及其對應關系未必表示其實際關系，本發明領域的技術人士，當能根據本案所提供的權利要求書、發明說明及圖式，了解本案權利要求書所涵蓋的發明范圍，本發明的權利范圍當以本案權利要求書為準，涵蓋本發明領域的技術人士從本案的說明書及圖式所能合理推知的范圍。

請參考圖1，其顯示本發明襯底的一實施例的示意圖。所述襯底1可包括支撐層3、位于支撐層3上方的下保護層5、位于下保護層5上方的下電路層8及電介質層9、位于下電路層8及電介質層9上方的上電路層11及上保護層13。所述上電路層11具有多個上導電跡線14，所述下電路層8具有多個下導電跡線7，其中所述下電路層8更具有一突出部15，且所述突出部15從所述下導電跡線7突出；所述突出部15與所述上導電跡線之間具有一導電連接材料17，借此所述下導電跡線7可與所述上導電跡線14電性連接。雖然所述襯底1例示為具有兩層電路層，但在其它實施例中，所述襯底1可利用類似布置形成三層、四層、五層或更多電路層。

所述支撐層3可為金屬層，用于提供下電路層8及上電路層11支撐力量，以利后續上芯片封裝打線時加強襯底強度。

所述下保護層5安置在下電路層8的背面7b上。所述下保護層5可具有至少一開口5c顯露出部分的所述下電路層8的部分，其中顯露的部分可作為球墊(ballpad)，例如球柵陣列端點(ballgridarrayterminal)，以供球柵陣列(ballgridarray)焊球28形成于其上(請見圖3)，以供外部電性連接。在一些實施例中，所述下保護層5可為額外的電介質層或防焊層(solderresist或soldermask)。所述下保護層5的材料例如可為但不限于聚酰亞胺。