[發(fā)明專利]集成電路設計方法和裝置

有效

• 申請?zhí)枺?/td>: 201410300266.8
• 申請日: 2014-06-26
• 公開（公告）號: CN104933214B
• 公開（公告）日: 2019-03-15
• 發(fā)明（設計）人: 陳仕昕;劉凱明
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

一種集成電路設計方法包括：基于電路部件并聯(lián)連接的判定，提取與集成電路(IC)的電路部件相關聯(lián)的并聯(lián)參數(shù)。該方法還包括：生成描述電路部件的并行網(wǎng)表，并行網(wǎng)表包括并聯(lián)參數(shù)。通過確定IC的性能容量的仿真來考慮并聯(lián)參數(shù)。本發(fā)明還公開了集成電路設計裝置。

技術領域

本發(fā)明總的來說涉及集成電路，更具體地，涉及集成電路設計方法和裝置。

背景技術

器件制造商面臨通過提供具有高品質(zhì)性能的集成電路來為消費者提供價值和方便的挑戰(zhàn)。近年來，集成電路(IC)小型化的趨勢產(chǎn)生了具有更低功耗的較小器件，還以更高速度提供更多功能。小型化工藝還導致更嚴格的設計和制造公差。執(zhí)行預制造檢查和測試，以確保的確可以制造具有設計的IC的半導體器件并且其能夠如所設計那樣起作用。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個方面，提供了一種通過處理器執(zhí)行的集成電路設計方法，包括：基于電路部件并聯(lián)連接的判定，提取與集成電路(IC)的所述電路部件相關聯(lián)的并聯(lián)參數(shù)；以及生成描述所述電路部件的并行網(wǎng)表，所述并行網(wǎng)表包括所述并聯(lián)參數(shù)。

優(yōu)選地，該方法進一步包括：在所述IC的原理圖、所述IC的原理圖網(wǎng)表、所述IC的布局和所述IC的布局網(wǎng)表之一中掃描所述電路部件，以確定與所述電路部件相關聯(lián)的電路部件參數(shù)，所述電路部件參數(shù)包括器件名稱、定義氧化物層索引編號、網(wǎng)絡標識號、多邊形標識號、所述電路部件的長度或?qū)挾戎械囊粋€或多個，其中，所述電路部件基于所述掃描被確定為并聯(lián)連接，所述并行網(wǎng)表進一步包括所述電路部件參數(shù)，并且在確定所述電路部件參數(shù)之后，所述并聯(lián)參數(shù)被添加至所述原理圖網(wǎng)表和所述布局網(wǎng)表中的一個或多個，以生成所述并行網(wǎng)表。

優(yōu)選地，單個工具確定所述并聯(lián)參數(shù)，并且所述單個工具生成所述并行網(wǎng)表。

優(yōu)選地，單個工具為布局與原理圖工具，其被配置為將所述原理圖網(wǎng)表與所述布局網(wǎng)表和所述并行網(wǎng)表中的一個或多個進行比較。

優(yōu)選地，單個工具為阻容(RC)提取工具，其被配置為確定與所述電路部件相關聯(lián)的RC值，所述RC提取工具使用定義氧化物索引編號來確定所述并聯(lián)參數(shù)，所述定義氧化物索引編號表示所述電路部件位于所述IC的相同的定義氧化物層上，并且所述RC提取工具基于所述定義氧化物索引編號生成所述并行網(wǎng)表。

優(yōu)選地，掃描包括第一掃描和第二掃描，通過第一工具執(zhí)行所述第一掃描以確定所述電路部件參數(shù)，通過不同于所述第一工具的第二工具執(zhí)行所述第二掃描以確定所述電路部件并聯(lián)連接，并且所述方法進一步包括：使用所述第一工具生成所述布局網(wǎng)表，所述布局網(wǎng)表包括所述網(wǎng)絡標識號和所述多邊形標識號；以及使用所述第二工具從所述布局網(wǎng)表中去除所述網(wǎng)絡標識號和所述多邊形標識號，其中，所述第二工具通過將所述并聯(lián)參數(shù)添加至所述布局網(wǎng)表以代替去除的網(wǎng)絡標識號和去除的多邊形標識號來生成所述并行網(wǎng)表。

優(yōu)選地，該方法進一步包括：使用第一工具生成所述IC的原理圖網(wǎng)表，所述原理圖網(wǎng)表描述包括在所述IC的原理圖中的所述電路部件；使用第二工具生成所述IC的布局網(wǎng)表，所述布局網(wǎng)表使用第一命名慣例描述包括在所述IC的布局中的所述電路部件；以及使用第三工具交叉參考所述原理圖網(wǎng)表與所述布局網(wǎng)表，以確定包括在相關聯(lián)的所述IC的布局表示中的所述電路部件，所述電路部件并聯(lián)連接的判定基于所述電路部件之間的確定的關聯(lián)性，其中，所述第三工具通過使用第二命名慣例描述包括在所述布局網(wǎng)表中的所述電路部件而生成所述并行網(wǎng)表，所述第二命名慣例將所述電路部件聯(lián)系在一起以表示所述電路部件并聯(lián)連接，所述第二命名慣例包括所述并聯(lián)參數(shù)。

優(yōu)選地，該方法進一步包括：對所述IC執(zhí)行集成電路模擬的仿真程序(SPICE)仿真，所述SPICE仿真考慮所述并聯(lián)參數(shù)確定所述IC的性能水平。