[發明專利]數據的處理裝置、方法及控制信號的使能、處理電路

有效

• 申請號: 201410280871.3
• 申請日: 2014-06-20
• 公開（公告）號: CN105448317B
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 李智;姜敏
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京康信知識產權代理有限責任公司11240
• 代理人: 吳貴明,張永明

1.一種數據的處理裝置，其特征在于，包括：

處理電路，用于在檢測到第一接口和第二接口同時從相同地址的比特單元讀取數據，或者，檢測到所述第一接口與所述第二接口在同一時刻分別對所述比特單元執行讀取數據操作與寫入數據操作的情況下產生沖突控制信號；

控制電路，與所述處理電路相連接，用于采用所述沖突控制信號控制所述第一接口與所述第二接口在不同時刻從所述比特單元讀取數據，或者，采用所述沖突控制信號控制所述第一接口與所述第二接口在不同時刻分別對所述比特單元執行讀取數據操作與寫入數據操作；

其中，所述處理電路包括：一個或多個異或門電路和一個或非門電路；每個異或門電路，均用于檢測所述第一接口與所述第二接口是否同時從所述比特單元讀取數據，或者，檢測所述第一接口與所述第二接口是否在同一時刻分別對所述比特單元執行所述讀取數據操作與所述寫入數據操作；所述或非門電路，與所述一個或多個異或門電路相連接，用于在每個異或門電路均輸出為是時，產生所述沖突控制信號。

2.根據權利要求1所述的裝置，其特征在于，所述控制電路包括：

第一傳輸門電路，用于對所述第一接口或所述第二接口在不同時刻讀取的數據進行傳輸，或者，對所述第一接口或所述第二接口在不同時刻讀取的數據或寫入的數據進行傳輸；

延時電路，其一端與所述第一傳輸門電路的一端相連接，其另一端與第二傳輸門電路的一端相連接，用于對除所述第一傳輸門電路傳輸的數據對應的接口之外的另一個接口讀取或寫入的數據進行延時傳輸，或者對所述第二傳輸門電路傳輸的數據進行延時處理；

所述第二傳輸門電路，其另一端與所述第一傳輸門電路的另一端相連接，用于對經過所述延時電路進行延時處理后的數據進行傳輸，或者，對從所述比特單元讀取的數據進行傳輸。

3.一種控制信號的生成電路，其特征在于，包括：

一個或多個輸入端，其中，每個輸入端均包括：第一接口和第二接口，所述第一接口，用于接收向比特單元寫入的第一數據或者從所述比特單元讀取所述第一數據的第一地址信息，所述第二接口，用于接收向所述比特單元寫入的第二數據或者從所述比特單元讀取所述第二數據的第二地址信息；

使能電路，與所述一個或多個輸入端相連接，用于在檢測到同一時刻所述比特單元的地址信息與所述第一地址信息或所述第二地址信息相同，或者，在檢測到同一時刻所述第一地址信息與所述第二地址信息相同的情況下產生沖突控制信號；

輸出端，與所述使能電路相連接，用于輸出所述沖突控制信號；

其中，所述使能電路包括：一個或多個異或門電路和一個或非門電路；每個異或門電路，均用于根據同一時刻所述比特單元的地址信息與所述第一地址信息是否相同，或者，根據同一時刻所述比特單元的地址信息與所述第二地址信息是否相同檢測所述第一接口與所述第二接口是否同時從所述比特單元讀取數據，或者，根據同一時刻所述第一地址信息與所述第二地址信息是否相同檢測所述第一接口與所述第二接口是否在同一時刻分別對所述比特單元執行讀取數據操作與寫入數據操作，其中，所述一個或多個異或門電路與所述一個或多個輸入端呈一一對應的關系；所述或非門電路，與所述一個或多個異或門電路相連接，用于在每個異或門電路均輸出為是時，產生所述沖突控制信號。

4.一種控制信號的處理電路，其特征在于，包括：

輸入端，用于接收沖突控制信號，其中，所述沖突控制信號是在第一接口和第二接口同時從相同地址的比特單元讀取數據，或者，檢測到所述第一接口與所述第二接口在同一時刻分別對所述比特單元執行讀取數據操作與寫入數據操作的情況下產生的；

延時控制電路，與所述輸入端相連接，用于根據所述沖突控制信號對所述第一接口或者所述第二接口中任一接口讀取或寫入的數據進行延時處理；

輸出端，與所述延時控制電路相連接，用于在不同時刻從所述比特單元讀取數據，或者，在不同時刻分別從所述比特單元讀取數據以及向所述比特單元寫入數據；

其中，所述延時控制電路包括：第一傳輸門電路，用于對所述第一接口或所述第二接口在不同時刻讀取的數據進行傳輸，或者，對所述第一接口或所述第二接口在不同時刻讀取的數據或寫入的數據進行傳輸；延時電路，其一端與所述第一傳輸門電路的一端相連接，其另一端與第二傳輸門電路的一端相連接，用于對除所述第一傳輸門電路傳輸的數據對應的接口之外的另一個接口讀取或寫入的數據進行延時傳輸，或者對所述第二傳輸門電路傳輸的數據進行延時處理；所述第二傳輸門電路，其另一端與所述第一傳輸門電路的另一端相連接，用于對經過所述延時電路進行延時處理后的數據進行傳輸，或者，對從所述比特單元讀取的數據進行傳輸。