[發明專利]一種基于AMBA總線結構的EPA通信IP核及片上系統

在審

• 申請號: 201410279937.7
• 申請日: 2014-06-20
• 公開（公告）號: CN104135410A
• 公開（公告）日: 2014-11-05
• 發明（設計）人: 童慶;朱冬冬;潘再生;施一明;謝燦華
• 申請（專利權）人: 浙江中控研究院有限公司
• 主分類號: H04L12/40
• 分類號: H04L12/40;G06F13/28;G06F15/173;G06F15/78
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

技術領域

本發明屬于工業自動化通信技術領域，具體涉及一種基于AMBA總線結構的EPA通信IP核及片上系統。?

背景技術

EPA通信系統是以EPA協議棧為核心，與微處理器單元、MAC單元以及存儲單元等構成的通信系統。目前，EPA通信系統主要是基于ARM、FPGA或ARM+FPGA等微處理器平臺，在微處理器上實現EPA協議棧，外圍模塊則由網卡芯片、物理層芯片和存儲器模塊等構成。基于ARM的EPA通信系統由軟件實現EPA協議棧，具有高速便捷的數據處理和計算能力，但是在數據的傳輸效率、邏輯處理能力和執行速度上相對較弱。基于FPGA的EPA通信系統則由硬件實現，具有超強的邏輯處理能力、多進程同步高效執行、可靈活編程等特點，但是作為硬件可編程邏輯器件的FPGA，雖然對簡單的算法和邏輯處理具有絕對的優勢，而在復雜算法的實現上卻非常薄弱。因此ARM+FPGA平臺結合了兩者的優勢，由ARM實現上層數據的復雜運算和處理，FPGA完成下層數據的簡單處理和傳輸，使EPA通信系統的性能達到更優。?

盡管ARM+FPGA平臺已經可以實現一個較強性能的系統，但是依然存在不足。從市場的角度，FPGA芯片成本高，搭建一套大規模的EPA通信系統非常昂貴，因此市場前景會因為成本而得到限制。從技術、應用層面，ARM+FPGA平臺具有技術泄露的風險，集成度、可靠性和穩定性也沒有集成電路高。?

發明內容

為了克服現有技術中存在的缺陷，本發明提供一種基于AMBA總線結構的EPA通信IP核及片上系統，將EPA協議棧通過IP核的形式掛接在AMBA總線上，并與CPU、SRAM、FLASH等單元組成片上系統。本發明具體的技術方案如下：?

一種基于AMBA總線結構的EPA通信IP核，用于掛接在片上系統的AHB總線上，實現EPA通信，該IP核包括：?

EPA模塊，用于對EPA通信報文的收發進行調度和管理；?

AHB接口模塊，用于實現IP核與AHB總線的通信連接；?

DMAC模塊，用于實現IP核對片上系統的存儲器單元進行直接、快速讀寫；?

數據通信接口模塊，用于搭建EPA通信網絡，實現IP核與外部上位機以及其他EPA設備進行數據的交互和通信；以及，?

寄存器模塊，用于實現外部上位機對IP核進行開啟、配置、組態和監控。?

作為優化方案，EPA模塊進一步包括：?

周期報文子模塊，用于收發周期報文；?

管理報文子模塊，用于接收來自外部上位機的管理報文，進行相應的操作，并根據操作結果發送相應的響應報文；管理報文包括讀服務請求報文、寫服務請求報文、組態請求報文?

通信調度子模塊，用于根據周期報文階段和非周期報文階段進行分時調度，觸發相應的報文子模塊執行報文的收發；?

數據總線子模塊，用于仲裁和選通相應的報文子模塊與數據通信接口模塊之間的數據傳輸；以及，?

信息管理庫子模塊，用于存儲組態信息以及EPA通信報文信息。?

作為優化方案，EPA模塊進一步包括：?

同步報文子模塊，用于收發同步報文，進行不同的EPA設備之間的時鐘同步，使同一個網絡中的EPA設備保持時鐘一致；?

事件報文子模塊，用于發送事件報文，報告EPA設備在通信過程中出現的故障和突發事件。?

作為優化方案，數據通信接口模塊進一步包括：?

MII接口子模塊，用于接入以太網，通過以太網與外部上位機通信連接；以及，?

以太網MAC子模塊，用于：對報文進行校驗和過濾；驅動MII接口模塊；處理報文沖突機制。?

作為優化方案，MII接口子模塊包括兩組冗余的MII接口。?

作為優化方案，IP核包括兩個冗余配置的EPA模塊，兩個EPA模塊分別通過數據通信接口模塊收發冗余的EPA通信報文。?

一種基于AMBA總線結構的EPA通信片上系統，包括一AHB總線，AHB總線上分別掛接有：?

IP核，用于與外部的上位機連接，周期性地收發EPA通信報文；?

存儲器單元，用于存儲IP核的組態信息以及EPA通信報文；?

輸入輸出單元，用于連接外部設備；以及，?

CPU單元，用于獲取存儲器單元中存儲的數據并進行處理，將處理后的數據由輸入輸出單元輸出到相應的外設；還用于采集來自外設的數據并進行處理，對存儲器單元中的數據進行更新。?

作為優化方案，CPU單元包括32位的ARM微處理器。?