[發(fā)明專利]時間數(shù)字轉換器系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 201410267704.5
• 申請日: 2014-06-16
• 公開（公告）號: CN104935345B
• 公開（公告）日: 2018-08-07
• 發(fā)明（設計）人: 周楙軒;簡駿業(yè)
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03M1/50
• 分類號: H03M1/50
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

根據(jù)本發(fā)明所述的各個實施例，提供了一種器件，該器件包括控制電路、時間數(shù)字轉換器電路、和選通電路；其中，時間數(shù)字轉換器電路具有連接至控制電路的第一輸入端的第一輸出端；選通電路具有連接至第一信號的第一輸入端、連接至第二信號的第二輸入端和連接至時間數(shù)字轉換器電路的第一輸入端的輸出端，其中，控制電路的輸出端連接至時間數(shù)字轉換器電路的第二輸入端和選通電路的第三輸入端。

技術領域

本發(fā)明涉及半導體領域，更具體地涉及時間數(shù)字轉換器系統(tǒng)和方法。

背景技術

由于各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成度的提高，半導體工業(yè)已經歷了快速的發(fā)展。在大多數(shù)情況下，這種集成度的提高源自半導體工藝節(jié)點的縮小(例如，向著亞20nm節(jié)點縮小工藝節(jié)點)。

伴隨著半導體工藝節(jié)點的縮小，全數(shù)字鎖相環(huán)(ADPLL)發(fā)生了轉變。ADPLL用數(shù)字組件取代了模擬PLL的模擬部件，并且在一些情況下，完全采用了不同的結構。許多ADPLL結構的一個共同組件是時間數(shù)字轉換器，或TDC。TDC將時間信息轉換為編碼的數(shù)字信號。可以將這種編碼的數(shù)字信號輸入至數(shù)字控制振蕩器中。

發(fā)明內容

為解決上述問題，本發(fā)明提供了一種器件，包括：控制電路；連接的時間數(shù)字轉換器電路，具有連接至控制電路的第一輸入端的第一輸出端；以及選通電路，具有連接至第一信號的第一輸入端、連接至第二信號的第二輸入端、和連接至時間數(shù)字轉換器電路的第一輸入端的輸出端，控制電路的輸出端連接至時間數(shù)字轉換器電路的第二輸入端和選通電路的第三輸入端。

其中，時間數(shù)字轉換器電路是單端時間數(shù)字轉換器電路。

其中，時間數(shù)字轉換器電路是差分時間數(shù)字轉化器電路。

其中，時間數(shù)字轉換器電路進一步包括：延遲線，具有連接至時間數(shù)字轉換器電路的第一輸入端的輸入端和連接至時間數(shù)字轉換器電路的第一輸出端的輸出端；以及讀出電路，連接在延遲線和時間數(shù)字轉換器電路的第二輸入端之間。

其中，控制電路配置為向時間數(shù)字轉換器電路提供時鐘信號。

其中，控制電路配置為基于第一信號啟動選通電路。

其中，控制電路配置為基于時間數(shù)字轉換器電路的第一輸出端的電平使選通電路復位。

其中，第一信號是參考信號，第二信號是反饋信號。

其中，控制電路進一步包括：第一觸發(fā)器，包括：輸入端，連接至邏輯高值；時鐘輸入端，連接至控制電路的第一輸入端；輸出端，連接至控制電路的輸出端；以及復位輸入端，連接至第一信號。

其中，選通電路進一步包括：第二觸發(fā)器，包括：輸入端，連接至邏輯高值；時鐘輸入端，連接至選通電路的第一輸入端；和復位輸入端，連接至選通電路的第三輸入端；AND門，包括：第一輸入端，連接至選通電路的第二輸入端；和第二輸入端，連接至第二觸發(fā)器的輸出端；復用器，包括：第一輸入端，連接至選通電路的第一輸入端；第二輸入端，連接至AND門的輸出端；和輸出端，連接至選通電路的第一輸出端；以及延遲部件，連接在選通電路的第一輸入端和復用器的選擇輸入端之間。

此外，還提供了一種電路，包括：延遲線；讀出電路，連接至延遲線；控制電路，具有連接至延遲線的輸出端的第一輸入端和連接至讀出電路的第一輸入端的輸出端；以及選通電路，具有連接至第一信號的第一輸入端、連接至第二信號的第二輸入端、和連接至延遲線的輸入端的輸出端，選通電路配置為基于第一信號和控制電路的輸出端將第二信號連接至選通電路的輸出端。

其中，第一信號和第二信號是周期信號。

其中，當?shù)谝恍盘柺沁壿嫺咧刀刂齐娐返妮敵龆耸沁壿嫷椭禃r，選通電路進一步配置為將第二信號連接至選通電路的輸出端。