[發明專利]鰭式場效應晶體管及其形成方法有效

申請號：	201410260925.X	申請日：	2014-06-12
公開（公告）號：	CN105185745B	公開（公告）日：	2018-03-30
發明（設計）人：	張海洋;張璇	申請（專利權）人：	中芯國際集成電路制造(上海)有限公司
主分類號：	H01L21/8238	分類號：	H01L21/8238;H01L27/092;H01L29/06
代理公司：	北京集佳知識產權代理有限公司11227	代理人：	高靜,駱蘇華
地址：	201203 ***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	場效應晶體管及其形成方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體形成領域，尤其是涉及一種鰭式場效應晶體管及其形成方法。

背景技術

隨著集成電路(簡稱IC)制造技術的飛速發展，傳統集成電路的工藝節點逐漸減小，集成電路器件的尺寸不斷縮小，集成電路器件制備不斷更新以提高集成電路器件的性能。

如MOS晶體管中，通過高K介質層和金屬柵極之間形成具有不同功函數的金屬來獲得理想的閾值電壓，從而改善器件性能。但隨著半導體技術特征尺寸的減小，傳統的平面式MOS晶體管以無法滿足對器件性能的需求，如平面式MOS晶體管對溝道電流的控制能力變弱，造成嚴重的漏電流。為此，多柵器件作為常規器件的替代得到了廣泛的關注。

其中，鰭式場效應晶體管(Fin FET)是一種新興的多柵器件。參考圖1所示，常規的Fin FET包括：半導體襯底1；位于半導體襯底1上的鰭3；位于半導體襯底1上的氧化層2；依次位于氧化層2表面且橫跨鰭3的柵介質層(未示出)和柵極4；位于鰭3兩側的鰭間側墻6；位于柵極4兩側的柵極側墻5；位于柵極4及柵極側墻5兩側鰭3內的源/漏極31。

對于Fin FET，鰭3的頂部以及兩側的側壁與柵極相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。

在靜態隨機存儲器(Static Random Access Memory，SRAM)等領域，Fin FET得到廣泛應用。且隨著集成電路發展，往往需要制備不同高度的鰭，以適應不同器件的性能要求。

如參考圖2所示，SRAM存儲單元包括：上拉晶體管，PMOS晶體管P1和P2；下拉晶體管，NMOS晶體管N1和N2；以及傳輸晶體管，NMOS晶體管N3和N4。

對于高性能的SRAM存儲器中，相對于上拉晶體管，下拉晶體管通常需要更大的驅動電流，以滿足存儲器的性能要求。一般要求下拉晶體管N1和N2、上拉晶體管P1和P2，以及傳輸晶體管N3和N4的驅動電流比為2:1:1，晶體管的驅動電流與晶體管的溝道面積成正比，即要求下拉晶體管N1和N2、上拉晶體管P1和P2、傳輸晶體管N3和N4的溝道面積比為2:1:1。對于鰭式場效應晶體管而言，通過調整各個晶體管的鰭高度，可有效調整各個晶體管的溝道面積。

此外，通過調整各晶體管的溝道面積，還可調整各個晶體管的給定電源電壓值(Vcc)，以定制下拉晶體管N1和N2、上拉晶體管P1和P2，以及傳輸晶體管N3和N4的單元比率(Cell ratio)，以獲取最大的靜態噪聲邊際(Static Noise Margin，SNM)數值。

為此，如何在同一晶圓上制造不同高度的鰭以滿足不同器件的性能要求，以及提高晶體管靜態噪聲邊際數值，是本領域技術人員亟需解決的問題。

發明內容

本發明解決的問題是在提供一種鰭式場效應晶體管及其形成方法，所述鰭式場效應晶體管的形成方法能夠在同一晶圓上制造不同高度的鰭，以滿足不同器件的性能要求。

為解決上述問題，本發明提供的鰭式場效應晶體管的形成方法，包括：

提供半導體襯底，所述半導體襯底包括第一區域和第二區域；

向所述半導體襯底第一區域內注入第一離子，形成第一阱區；

刻蝕所述半導體襯底的第一阱區以及所述第二區域，在所述第一阱區內形成摻雜有所述第一離子的第一鰭，在第二區域內形成第二鰭；

在所述第一鰭和第二鰭之間的半導體襯底上形成介質層，使所述第一鰭和第二鰭部分凸出于所述介質層表面；

刻蝕所述第一鰭和第二鰭，且刻蝕所述第一鰭的速率大于刻蝕第二鰭的速率，使刻蝕后所述第一鰭的高度小于刻蝕后所述第二鰭的高度。

可選地，所述第一區域為PMOS區域，所述第二區域為NMOS區域，所述第一阱區為N阱。

可選地，所述第一離子為磷離子或砷離子。