[發明專利]天線效應放電回路及其制造方法

有效

• 申請號: 201410258533.X
• 申請日: 2014-06-11
• 公開（公告）號: CN105185776B
• 公開（公告）日: 2018-08-31
• 發明（設計）人: 呂函庭;葉騰豪
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/11551;H01L27/11578;G11C11/40
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種天線效應放電回路及其制造方法，該天線效應放電電路，具有圖案化導體層，其可暴露在工藝中的電荷感應環境。天線效應放電電路具有一端及一柵極，該端連接裝置上的一節點，節點受保護以避免電荷累積，柵極例如是電路中場效應晶體管的柵極，累積的電荷可經由該端放電到基板上。一電容耦接在天線效應放電電路的柵極至基板。一電壓供應電路，用以提供電壓，在裝置的操作期間，此電壓足夠于關閉狀態偏置天線效應放電電路。上層的一圖案化導體(較佳為最上層)連接天線效應放電電路的柵極與電壓供應電路。

技術領域

本發明是有關于一種存儲器裝置及其制造方法，特別是指用于多階三維疊層裝置的內連接結構。

背景技術

在集成電路的制造中，某些工藝使用活化性離子(activated ions)。舉例來說，包括金屬刻蝕、光刻膠剝離，以及金屬間介電質沉積等后端工藝，皆涉及等離子體，以在受處理晶粒內的結構感應電荷。此種在工藝期間對結構的充電被稱為天線效應。

天線效應感應的電荷可能損壞裝置中的結構，包括影響裝置效能的結構。舉例來說，在存儲器裝置中，字線或其它相對較大的導電結構可以承受較大的天線效應的累積電荷。字線上的電荷累積可暴露閃存內的隧穿介電質、柵極介電質，以及多晶硅內的介電質，使其被累積電荷損壞。此外，使用在介電電荷儲存單元的電荷儲存結構特別容易受到此類損壞。

等離子體感應電荷可為正或負，此為其一特征，因其感應電荷的種類可產生不同類型的損壞。

一種防止或減少天線效應的方法于在美國專利7,196,369中描述，發明名稱為″PLASMA DAMAGE PROTECTION CIRCUIT FOR A SEMICONDUCTOR DEVICE″，發明人為Chou etal.。亦可參照美國專利7,317,633，發明名稱為″PROTECTION OF NROM DEVICES FROMCHARGE DAMAGE″，發明人為Lusky et al.

已有報導指出等離子體充電效應在SONOS電荷捕獲裝置具有關鍵作用。多數的閃存產品采用PN二極管保護，或聚合物保險絲(poly fuse)保護。然而，這兩種方法都有限制。對于PN二極管保護，字線WL的操作電壓被限制在二極管的反向，且必須低于崩潰電壓(breakdown voltage)。此外，PN二極管僅在崩潰電壓之后提供保護，因此不能保護中程電壓(medium-range voltages)。對于聚合物保險絲保護，則必須在測量之前使保險絲破裂。保險絲保護只適合小的測試裝置，而不適合用于產品設計。此外，如果破裂偏差過大，也可能會干擾裝置。

靜電放電(electro static discharge，ESD)電路已設置在集成電路的探測墊中，以防止膨脹的外部電子脈沖損壞裝置。然而，靜電放電電路通常藉相對高的電壓啟用，不能提供中電壓保護。

因此，需要提供一種保護電路，可在集成電路的工藝中避免電荷損壞。此外，保護電路不應在工藝后影響裝置運作。

發明內容

有鑒于此，本發明實施例提供了一種天線效應放電電路，用于具有多個圖案化導體的裝置，圖案化導體例如是圖案化多晶硅層及金屬層，且其在工藝中可能暴露在高能量等離子體或其它電荷感應環境。天線效應放電電路具有一端及一柵極，該端連接裝置上的一節點，節點受保護以避免電荷累積，柵極例如是電路中場效應晶體管的柵極。一電容耦接在天線效應放電電路的柵極至基板。一電壓供應電路用以提供電壓，在裝置的操作期間，此電壓足夠于關閉狀態偏置天線效應放電電路。上層的一圖案化導體(較佳為最上層)連接天線效應放電電路的柵極與電壓供應電路。

天線效應放電電路可包含場效應晶體管，其在一通道阱區內具有一通道、一源極及一柵極。通道阱區可以通過在上層中的圖案化導體連接柵極，或直接連接電壓供給電路。一實施例中，在受保護節點上的正電壓及負電壓皆為放電，天線效應放電電路包括一n通道場效應晶體管(例如NMOS)和p通道場效應晶體管(例如PMOS)，其配置于以下詳細描述。