[發明專利]靜電放電晶體管及其靜電放電保護電路

有效

• 申請號: 201410257874.5
• 申請日: 2014-06-11
• 公開（公告）號: CN104241272B
• 公開（公告）日: 2019-08-20
• 發明（設計）人: 黃京鎮;沈辰燮;李在賢
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/73;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 朱勝;李春暉

提供了一種靜電放電晶體管及其靜電放電保護電路。該靜電放電晶體管包括：設置在基底的表面上的集電極區；垂直地設置在集電極區下方的下沉區；以及在下沉區之下比下沉區水平地突出更遠的埋層。

相關申請的交叉引用

本申請根據35USC119(a)要求2013年6月12日在韓國知識產權局提交的第10-2013-0067339號韓國專利申請的權益，其全部公開內容針對所有目的通過引用合并到本文中。

技術領域

本說明書涉及一種靜電放電晶體管及其靜電放電保護電路，并且涉及一種用于高壓器件的、通過在用于高壓的靜電放電晶體管中形成擴展電流路徑可以降低鉗位(clamping)電壓并且可以分流高水平靜電放電電流的靜電放電保護電路以及形成長電流路徑的靜電放電晶體管。

背景技術

靜電放電(在下文中，稱為“ESD”)技術對于大多數集成電路或核心電路的可靠性是非常重要的。電路設計者可以通過使用與核心電路并聯連接的靜電放電晶體管、采用連接到地(GND)的I/O焊墊實現靜電放電保護電路來保護核心電路。

圖1是示出靜電放電保護電路的框圖。

參照圖1，靜電放電保護電路可以通過其漏極105連接到I/O焊墊110并且通過其源極104連接到地120，其中浮體(floating-body)晶體管101(或鉗位電路)包括本體102、柵極103、源極104以及漏極105。柵極103連接到源極104，而核心電路130與浮體晶體管101并聯地連接到漏極105和源極104。

然而，具有所示出的構造的靜電放電保護電路在保持低鉗位電壓的同時分流高水平靜電放電電流方面可能展現出困難。例如，在使用超過20V的高壓的晶體管中，源極104和漏極105中的摻雜濃度應當低，以保持靜電放電保護電路中的高擊穿電壓。在放電事件期間，由于在柵極接地N型金屬氧化物半導體(GGNMOS)和雙極結型晶體管(BJT)的操作中所引起的高導通電壓，靜電放電保護電路的保護核心電路130的能力降低。即使靜電放電保護電路導通，在高電流雙極性操作模式中也通過柯克(Kirk)效應導致強烈的迅速恢復(snapback)。進而，這可以導致界面電流的產生和BJT導通電壓的改變，這是因為在漂移摻雜區和N+摻雜邊界的場氧化層周圍頻繁地產生損壞。

發明內容

提供本發明內容來以簡化的形式介紹在下面的具體實施方式中進一步描述的一些概念。本發明內容不旨在標識要求保護的主題的關鍵特征或基本特征，也不旨在用于幫助確定要求保護的主題的范圍。

在一個通常的方面中，提供了一種靜電放電晶體管，該靜電放電晶體管包括：設置在基底的表面上的集電極區；垂直地設置在集電極區下方的下沉區；以及在下沉區之下比下沉區水平地突出更遠的埋層。

該靜電放電晶體管的通常的方面還可以包括：在基底的表面上的基極區；設置在基極區中的基極接觸區；以及在基極區中與基極接觸區隔開的發射極區。

至少兩個集電極區、至少兩個基極接觸區、至少兩個下沉區以及至少兩個埋層可以分別地對稱地設置在發射極區的兩側；以及兩個埋層可以朝著發射極區突出。

下沉區可以具有在10¹⁹/cm³至10²¹/cm³的范圍內的N型摻雜劑濃度。

靜電放電晶體管的通常的方面還可以包括設置在集電極區之下的集電極擴展區。

靜電放電晶體管的通常的方面還可以包括：設置在發射極區與基極接觸區之間的第一絕緣膜；以及設置在基極接觸區與集電極區之間的第二絕緣膜。

基極區可以圍繞發射極區和基極接觸區。

靜電放電晶體管的通常的方面還可以包括圍繞基極區的至少一個附加基極區。