[發明專利]一種三維集成電路片上網絡的路由方法及其系統

有效

• 申請號: 201410240731.3
• 申請日: 2014-05-30
• 公開（公告）號: CN104079480B
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 周君;李華偉;李曉維
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: H04L12/701
• 分類號: H04L12/701;G06F15/173
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 祁建國,李巖

技術領域

本發明涉及集成電路可靠性設計領域，特別是涉及一種三維集成電路片上網絡的路由方法及其系統。

背景技術

三維集成技術是一種將芯片不同的器件層堆疊起來，垂直集成在一起的一種封裝技術。在期刊“proceedings of the IEEE,Volume:89,Issue:5,2001,pp.602-633”中，名稱為“3-D ICs:a novel chip design for improving deep-submicrometer interconnect performance and systems-on-chip integration”，作者為：Banerjee K.等人的文獻中，公開了這種技術可以縮短芯片內物理連線長度，達到降低系統時延和功耗的作用。圖1為一個簡單的4*2*3三維芯片片上網絡的示意圖，拓撲結構是常見的三維Mesh結構。如圖1所示，圖中有3個不同器件層，24個處理單元(Processing Element，PE)分別連接各自不同的節點，節點之間通過水平或者垂直方式互連。

硅穿孔(Through-Silicon Vias，TSV)技術是一種主流的三維芯片器件層之間的連接技術，在期刊名稱為：“proceedings of Electronic Components and Technology Conference(ECTC),Las Vegas,2010,pp.1031-1042.”，文獻名稱為：“TSV manufacturing yield and hidden costs for3D IC integration”，作者為：Lau等人的文獻中，公開了該技術特點是長度短和高集成密度等。一般地，每一組層間上下垂直對應的兩個PE之間的垂直連接都是由若干TSV構成。但是，TSV技術制造工藝良率較低，單根TSV的制造成品率大約為99.99％。當TSV數目較多時，其整體故障率將明顯增加。同時，TSV在使用過程中發生故障幾率也較高。較高的生產及使用過程中的TSV故障率對不同器件層之間的PE之間的通信有較大影響，導致系統性能下降、死鎖，甚至芯片報廢。

需要注意的是：本發明主要關注的是由若干TSV組成的垂直連接的永久性故障問題，若組成某對上下垂直對應的兩個PE之間的垂直連接的所有TSV都出現永久性故障，則該垂直連接發生永久性故障，即失效；否則，則為有效的垂直連接。

針對TSV不可修復的永久性故障，當前國內外的容錯措施通常有三種：第一種是在三維芯片不同的器件層之間增加冗余的TSV；第二種是通過增加芯片原有TSV的物理外圍邏輯電路使數據包繞過故障TSV；第三種是通過設計可靠性路由算法，使得系統的數據交換可以在一部分TSV失效的情況下得以保持。

第一種方法雖然容錯效果顯著，當會明顯增加三維芯片的面積與功耗開銷，這一點會隨著芯片規模的增大愈加明顯。同時，TSV制作成本較高。因此，本方法不利于本方法大范圍普及，尤其是針對開銷敏感的應用制造領域產品。第二種方法與前一種方法類似，也是對芯片的物理結構加以改造，開銷依然較大。第三種方法不增加多余邏輯電路，也可以保證三維芯片的通信正常進行，系統開銷較低，在傳統二維芯片中即是主流的容錯機制。

針對三維芯片片上網絡的可靠性路由算法，國內外的研究成果較少。現有的研究成果主要存在以下問題：第一，路由算法的整體自適應度較低，其中有些方法采用維序路由等固定路由路徑方法，無法根據片上網絡的實時通信情況進行適當的路由；第二，同一器件層水平方向的路由對于各個方向的數據包自適應度不具備公平性；第三，無法保證在不使用開銷較大的虛通道(Virtual Channel，VC)技術的基礎上避免片上網絡死鎖發生。在期刊名稱為：“proceedings of Design,Automation&Test in Europe Conference&Exhibition(DATE),Dresden,2010,pp.1625-1628”，文獻名稱為：“A method to remove deadlocks in Networks-on-Chips with Wormhole flow control,”，作者為：Seiculescu C.等人的文獻中，公開了VC技術。以上三點直接導致現有的成果有三大缺陷：第一，不能保證較高的通信性能(主要針對的是通信時延和吞吐量兩個指標)；第二，通信的可靠性指標較低；第三，較高的面積與功耗開銷。