[發明專利]一種NAND閃存器件以及制備方法、電子裝置在審
| 申請號: | 201410228071.7 | 申請日: | 2014-05-27 |
| 公開(公告)號: | CN105226024A | 公開(公告)日: | 2016-01-06 |
| 發明(設計)人: | 黃芳;李冠華;楊海玩;陳亮;周朝鋒 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247;H01L27/115 |
| 代理公司: | 北京市磐華律師事務所 11336 | 代理人: | 高偉;馮永貞 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 nand 閃存 器件 以及 制備 方法 電子 裝置 | ||
技術領域
本發明涉及半導體領域,具體地,本發明涉及一種NAND閃存器件以及制備方法、電子裝置。
背景技術
隨著對于高容量的半導體存儲裝置需求的日益增加,這些半導體存儲裝置的集成密度受到人們的更多關注,為了增加半導體存儲裝置的集成密度,現有技術中采用了許多不同的方法,例如通過減小晶片尺寸和/或改變結構單元而在單一晶片上形成多個存儲單元,對于通過改變單元結構增加集成密度的方法來說,已經嘗試過通過改變有源區的平面布置或改變單元布局來減小單元面積。
NAND閃存是一種比硬盤驅動器更好的存儲方案,由于NAND閃存以頁為單位讀寫數據,所以適合于存儲連續的數據,如圖片、音頻或其他文件數據;同時因其成本低、容量大且寫入速度快、擦除時間短的優點在移動通訊裝置及便攜式多媒體裝置的存儲領域得到了廣泛的應用。目前,為了提高NAND閃存的容量,需要在制備過程中提高NAND閃存的集成密度。
隨著技術的不斷發展,現有技術中先進的NAND工藝為了提高器件的擊穿電壓,通常在所述NAND中選用高壓氧化物層作為NAND浮柵中的介質層,所述高壓氧化物層的厚度比低壓氧化物層的厚度要大6倍,甚至更多,現有技術中所述NAND的結構如圖1所示,在制備過程中首先提供半導體襯底101,在所述半導體襯底101上形成高壓氧化物層102以及低壓氧化物層105,然后在所述高壓氧化物層102以及低壓氧化物層105上進一步形成浮柵103,最后在所述浮柵103上形成柵極介電層104,然后執行平坦化。
如上所述,由于所述高壓氧化物層102的厚度比低壓氧化物層105的厚度要大6倍,從而造成在所述半導體襯底101上形成所述氧化物層之后造成一定的高度差,最后在形成淺溝槽的平坦化過程中由于所述高度差,造成在所述低壓氧化物上方的氧化物殘留。
因此,需要對現有技術中所述NAND的制備方法做進一步的改進,以便消除所述弊端。
發明內容
在發明內容部分中引入了一系列簡化形式的概念,這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征,更不意味著試圖確定所要求保護的技術方案的保護范圍。
本發明為了解決現有技術中存在的問題,提供了一種NAND閃存器件的制備方法,包括:
提供半導體襯底,在所述半導體襯底上形成有覆蓋低壓器件區域的圖案化的掩膜層,以露出所述半導體襯底的高壓器件區域;
以所述掩膜層為掩膜,蝕刻高壓器件區域的半導體襯底至預定高度;
在高壓器件區域的半導體襯底上沉積高壓氧化物層;
去除所述掩膜層,以露出所述半導體襯底的低壓器件區域;
在所述半導體襯底的低壓器件區域上沉積低壓氧化物層,以與所述高壓氧化物層具有相同的高度。
作為優選,所述掩膜層為依次沉積的襯墊氧化物層和氮化物層。
作為優選,所述氮化物層的材料選用SiN。
作為優選,在沉積所述低壓氧化物層之前還進一步包括執行預清洗的步驟。
作為優選,蝕刻所述高壓器件區域的半導體襯底,以去除100-200埃的厚度。
作為優選,沉積高壓氧化物層至所述掩膜層頂部以下和底部以上。
作為優選,所述方法還進一步包括在所述高壓氧化物層和所述低壓氧化物層上形成浮柵結構的步驟。
本發明還提供了一種通過上述方法制備得到的NAND閃存器件。
本發明還提供了一種電子裝置,包括通過本發明所述方法制備得到的NAND閃存器件。
本發明為了解決現有技術中存在的問題,提供了一種NAND閃存器件的制備方法,所述方法中沉積高壓氧化物和低壓氧化物之前,首先在要形成高壓氧化物層的區域執行蝕刻步驟,去除部分所述襯底,以減小所述高壓氧化物和低壓氧化物的表面臺階高度(surfacestepheight)。
本發明所述制備方法的優點在于通過所述方法使所述高壓氧化物和低壓氧化物具有相同的高度,其表面更加平整,更加有利于后續工藝的實施,例如后續實施的淺溝槽隔離CMP(STICMP)以及存儲單元刻蝕工藝(CellOpenprocess,COPEN)等,具體地,可以減小所述高壓氧化物和低壓氧化物的表面臺階高度(surfacestepheight),以在STICMP中使保留的所述氧化物和所述氮化物層相平衡,同時在COPEN工藝過程中保證所述氧化物和所述氮化物層更加容易去除。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410228071.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體封裝體
- 下一篇:含功率晶體管單元和橫向晶體管的半導體器件及制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





