[發明專利]一種具有串行總線協議連續觸發功能的邏輯分析儀

有效

• 申請號: 201410217679.X
• 申請日: 2014-05-21
• 公開（公告）號: CN103995764A
• 公開（公告）日: 2014-08-20
• 發明（設計）人: 戴志堅;楊萬渝;韓熙利;賴建鈞
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F11/25
• 分類號: G06F11/25;G06F13/42
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平

技術領域

本發明屬于數據域測試技術領域，更為具體地講，涉及一種具有串行總線協議連續觸發功能的邏輯分析儀。

背景技術

隨著數字電子技術的高速發展，現代數字電子系統的組成越來越復雜，系統各部件間的通信也越來越依靠于多種多樣的數字總線，這也對數據測試領域提出了更高的要求。

邏輯分析儀作為傳統的數據域測試儀器，在數字電子系統的硬件邏輯、時序分析、故障診斷及嵌入式軟件代碼的開發測試中發揮著不可替代的作用，是數字電子系統產品研發和功能維護不可缺少的工具。為了提高對邏輯分析儀對數字總線的測試能力，近年的邏輯分析儀產品都一定程度地集成了總線協議觸發功能和協議分析功能。

目前邏輯邏輯分析儀的協議觸發設計原理一般是：按照選擇好的存儲深度、協議觸發條件，存儲觸發前后一個存儲深度內所有數據，進行完一次采集后，將采集到的波形進行顯示，然后再進行下一次采集。在實際的運用中，就會出現測試的不完全連續的情況，即出現“死區時間”。為了完成一個較長時間的數據采集，那么就需要更深的存儲深度來進行數據的存儲，但是不管存儲深度是多少，最終還是會存滿。而存滿后數據讀取的過程中的總線上傳輸的數據就不能采集到了，因此就不能實現真正的連續不間斷的數據采集，也不利于數據的分析。

同時，在實際的運用中，相同的觸發條件在一定時間內不一定只會出現一次，按照傳統的單次觸發設計原理，雖然能夠采集到滿足條件的波形，那么在一次采集的過程中，到底有多少滿足要求的觸發條件，還需要測試人員對采集到的波形進行分析才能夠得到。另外，在某些情況下，測試人員不一定需要知道具體的波形，只需要監聽一段時間內的某一個或者某幾個數據、地址或讀寫控制等具體的條件的情況下，傳統的單次觸發就無法提供。

發明內容

本發明的目的在于克服現有技術的不足，提供一種具有串行總線協議連續觸發功能的邏輯分析儀，用硬件實現串行總線協議的連續觸發，實現長時間的連續監測。

為實現上述發明目的，本發明具有串行總線協議連續觸發功能的邏輯分析儀，包括采集通道、FPGA、ARM處理模塊，采集通道包括探頭、比較器、電平轉換和DAC；ARM處理器中安裝邏輯分析儀的系統軟件；FPGA中設置有ARM接口模塊、門限控制模塊和時鐘模塊，ARM接口模塊用于完成ARM處理器與FPGA中其他模塊的通信，門限控制模塊用于控制DAC生成門限閾值，時鐘模塊向FPGA中的其他模塊提供時鐘和采樣率控制信號；FPGA還包括串行總線協議連續觸發模塊，包括連續觸發模塊、數據選擇器、異步FIFO模塊，其中：

連續觸發模塊至少配置一個，每個連續觸發模塊對應一種串行總線協議，連續觸發模塊接收ARM處理器通過ARM接口模塊發送的連續觸發控制字，連續觸發控制字包括協議類型、通道信息、觸發類型、觸發條件、開始條件、監測時間，連續觸發模塊檢測到開始條件后，根據通道信息接收通道數據，并根據連續觸發控制字進行觸發與采集，將采集到的連續觸發數據發送給數據選擇器；連續觸發模塊包括時鐘計數器、連續觸發狀態機、觸發數據選擇器、拼數模塊，其中，時鐘計數器接收時鐘模塊的同步時鐘，根據監測時間設置計數初值，在開始連續觸發時時鐘計數器開始計數，時鐘計數器計數過程中時鐘溢出標志為無效，計滿時設置時鐘溢出標志有效，時鐘計數器將時鐘溢出標志發送給連續觸發狀態機和ARM處理器；每個連續觸發模塊中連續觸發狀態機至少配置一個，每個連續觸發狀態機對應一種觸發方式，連續觸發狀態機檢測到開始條件后接收通道數據和時鐘計數器發送的時鐘溢出標志，當時鐘溢出標志無效時根據ARM處理器發送的連續觸發控制字中的觸發條件進行判斷，當觸發條件滿足時連續觸發狀態機觸發，并采集數據，將連續觸發數據輸出至觸發數據選擇器，并在采集數據完成后的下一個周期令存數使能信號內有效，然后進入下一次觸發判斷，如果一直觸發條件都不滿足，則不作任何操作；當時鐘溢出標志有效或接收到ARM處理器發送的停止指令，停止觸發；觸發數據選擇器根據觸發類型控制字選擇對應連續觸發狀態機的連續觸發數據輸出至拼數模塊，同時選擇對應的存數使能信號輸出至數據選擇器；拼數模塊將連續觸發數據與當前時鐘計數器的時鐘數據組合，生成最終的連續觸發數據輸出至數據選擇器；

數據選擇器接收每個連續觸發模塊發送的連續觸發數據和存數使能信號，根據ARM處理器發送的協議類型控制字，輸出對應協議的連續觸發數據和存數使能信號至異步FIFO模塊；