[發明專利]半導體裝置有效
| 申請號: | 201410216921.1 | 申請日: | 2011-11-25 |
| 公開(公告)號: | CN104064591B | 公開(公告)日: | 2017-11-17 |
| 發明(設計)人: | 末川英介;折附泰典;樽井陽一郎 | 申請(專利權)人: | 三菱電機株式會社 |
| 主分類號: | H01L29/45 | 分類號: | H01L29/45;H01L29/49;H01L29/78 |
| 代理公司: | 北京天昊聯合知識產權代理有限公司11112 | 代理人: | 何立波,張天舒 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 | ||
本申請是申請日為2011年11月25、申請號為201110380365.8、發明創造名稱為“半導體裝置”的申請的分案申請。
技術領域
本發明涉及一種半導體裝置,特別涉及具有晶體管單元的半導體裝置,該晶體管單元具有多晶硅的柵極電極和含有鋁的布線。
背景技術
作為能夠實現高耐壓、低損失以及高耐熱性的下一代的開關元件,使用碳化硅(SiC)形成的半導體元件(MOSFET(Metaloxidesemicon ductorfieldeffecttransistor)或IGBT(InsulatedGateBipolarTransistor)等)有望受到重視,并且,期待應用于變換器(inverter)等功率半導體裝置。
在以往的使用了SiC的MOSFET(SiC-MOSFET)中,一般具有如下結構:在源極區域上形成用于獲得歐姆接觸的硅化物層,在其上使鋁(Al)的源極電極成膜(例如,下述的專利文獻1)。在專利文獻1中,公開了Ti的金屬層介于源極區域的硅化物層和鋁的源極電極之間的結構,并示出了該金屬層作為抑制Al的擴散的阻擋金屬發揮功能的情況。
專利文獻1:日本特開2009-194127號公報。
在以往的SiC-MOSFET中存在如下問題:通過HTGB(HighTemperatureGateBias)實驗等的在柵極源極間連續施加電壓的可靠性實驗,柵極源極間的閾值電壓(VGSth)隨時間下降。
若閾值電壓下降,則MOSFET的傳輸特性(輸入輸出比)變大,所以,在實際使用時過電流流過,有可能引起該MOSFET的破壞。此外,接通(turnon)時的開關速度也變快,所以,在具有多個MOSFET單元的半導體芯片中,也存在由于MOSFET單元的動作變得不均一而導致產生破壞的情況。即使在實驗時電特性沒有問題,長期在柵極源極間施加電壓應力(voltagestress)的結果是,閾值電壓下降,有可能引起與上述同樣的問題。
此外,SiC器件在高溫下也能獲得良好的電特性,所以,也期待在高溫條件下的有效利用。但是,在高溫條件下,源極電極所使用的Al腐蝕確保柵極源極間的絕緣的層間絕緣膜、或者產生向構成柵極布線的多晶硅內侵入的“鋁尖峰(Alspike)”,存在引起柵極源極間的短路的情況。
發明內容
本發明是為了解決上述課題而提出的,其目的在于提供一種能夠抑制閾值電壓隨時間變化而下降并且能夠防止鋁布線導致的絕緣膜的腐蝕或鋁尖峰引起的柵極源極間的短路的半導體裝置。
本發明的半導體裝置具有:主晶體管單元,包括在半導體層上配設的多晶硅的柵極電極以及在所述半導體層的上部形成的雜質區域即源極區域;層間絕緣膜,覆蓋所述柵極電極上;含有鋁的源極電極,與所述源極區域連接并且在所述層間絕緣膜上延伸;含有鋁的柵極焊盤,與所述柵極電極連接;阻擋金屬層,分別介于所述源極電極與所述層間絕緣膜之間以及所述柵極焊盤與所述柵極電極之間,抑制鋁的擴散。
使抑制鋁的擴散的阻擋金屬層介于源極電極與層間絕緣膜之間以及柵極焊盤與柵極電極之間,從而抑制由晶體管的柵極電極的電壓應力而引起的閾值電壓的下降。因此,MOSFET能夠提高動作的穩定性。此外,即使在高溫條件下也能夠防止因源極電極以及柵極焊盤中所含有的Al而腐蝕層間絕緣膜或在多晶硅的柵極中產生鋁尖峰,能夠抑制柵極源極間的短路的發生。
附圖說明
圖1是具有第一實施方式的半導體裝置的半導體芯片的俯視圖。
圖2是第一實施方式的半導體芯片的MOSFET單元部以及柵極焊盤區域的剖視圖。
圖3是表示HTGB負性實驗(negative HTGB test)時間和MOSFET的閾值電壓的變化量的關系的圖。
圖4是表示Ti的阻擋金屬層的厚度和MOSFET的閾值電壓的變化量的關系的圖。
圖5是表示TiN的阻擋金屬層的厚度和MOSFET的閾值電壓的變化量的關系的圖。
圖6是具有第二實施方式的半導體裝置的半導體芯片的俯視圖。
圖7是第二實施方式的半導體裝置的電流感應單元(current sensing cell)部的剖視圖。
圖8是表示Ti的阻擋金屬層的厚度和MOSFET的閾值電壓的變化量的關系的圖。
圖9是表示TiSi的阻擋金屬層的厚度和MOSFET的閾值電壓的變化量的關系的圖。
圖10是第五實施方式的半導體芯片的MOSFET單元部以及柵極焊盤區域的剖視圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三菱電機株式會社,未經三菱電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410216921.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體裝置及其制造方法
- 下一篇:半導體裝置及其制造方法
- 同類專利
- 專利分類





