[發明專利]一種基于改進型LwIP的多嵌入式視覺系統以太網防擁塞方法

在審

• 申請號: 201410209603.2
• 申請日: 2014-05-15
• 公開（公告）號: CN103973416A
• 公開（公告）日: 2014-08-06
• 發明（設計）人: 白瑞林;馬敏銳;李新;過志強
• 申請（專利權）人: 無錫信捷電氣股份有限公司;江南大學
• 主分類號: H04L1/16
• 分類號: H04L1/16;H04L1/18
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及使用LwIP實現工業以太網數據擁塞控制領域，具體是指一種應用于工業現場的、高實時性要求的多個嵌入式機器視覺系統的快速可靠的以太網防擁塞方法。

背景技術

隨著以太網的日益完善和普及，以太網在工業控制產品中的重要性也日益加大。由于嵌入式機器視覺系統與上位機(PC)、觸摸屏等設備交互的數據量大，因此對于嵌入式機器視覺系統而言，以太網通信是必不可少的。在存在多個嵌入式機器視覺系統的工業環境下，機器視覺系統大量圖像數據的傳輸時延要求很小，但由于路由器的存儲能力、轉發能力有限，主機的數量和數據報流量也會動態變化，所以網絡中會出現擁塞的現象，當擁塞發生時，路由器會直接丟棄掉來不及處理的數據報，在這種情況下如果不能及時解決網絡擁塞問題，有可能會造成巨大的經濟損失或是慘重的人員傷亡。因此，擁塞控制在工業以太網中具有重要的地位。

當前對TCP數據傳輸擁塞控制的研究主要集中在兩個方面，一是擁塞控制機制的研究，根據發送數據包的確認情況來調節擁塞窗口的大小，并通過重傳機制確保數據的可靠傳輸，但在工業現場當多個嵌入式視覺系統通過路由器傳遞大量的圖像數據時，會出現在一個發送窗口出現多個數據包丟失的情況，在現有LwIP中在此情況下發送效率較低；二是對于超時重傳機制的研究，合理預測RTO值，當數據包RTO時間內無法得到接收確認包時及時重傳丟失數據包，但當多個嵌入式視覺系統同時發送數據包時會使得RTT的變化較大，在此情況下現有LwIP使用固定估計器增益會使得RTO滯后于RTT的變化，從而會導致數據包偽重傳以降低數據吞吐量。

本發明在這些研究基礎上，根據多個嵌入式視覺系統工作在工業現場的特征，提出了一種基于改進型LwIP的多嵌入式視覺系統以太網防擁塞方法，改進擁塞控制機制和超時重傳機制以提高網絡數據傳輸的高效性和可靠性。

發明內容

本發明目的在于提供一種針對多嵌入式視覺系統的工業以太網防擁塞方法，通過改進LwIP協議中的擁塞控制機制和超時重傳機制更好的適應工業現場高實時性、高準確率的要求。

為達到此目的，本發明的技術方案如下：

(1)嵌入式實時系統μC/OS-III和嵌入式網絡LwIP在Cortex-A8上面的平臺搭建，通過修改CPU相關的文件、實時系統內核相關的文件和創建適用 于目標板的板級支持包BSP來完成μC/OS-III平臺搭建，通過修改操作系統模擬層和網絡驅動層來完成LwIP的平臺搭建。

(2)使用NewReno算法改進LwIP中TCP數據包的擁塞控制機制，改變擁塞控制中快速恢復機制，設置擁塞窗口和慢啟動門限，修改擁塞窗口在恢復階段的增長方式，同時增加發送隊列的最大序列號，根據確認數據包的序列號判斷是否為部分確認，當全部確認后退出差錯恢復階段。

(3)使用歸一化最小均方誤差算法改進LwIP中TCP數據包的超時重傳機制，根據以往的RTT值和RTT估計誤差迭代求出最新的RTT權值，使用歸一化步長來加速算法的收斂速度，進而估算出下一次的RTT值和RTO值。

本發明優點如下：本發明一種基于改進型LwIP的多嵌入式視覺系統以太網防擁塞方法，采用高速的Cortex-A8處理器，搭載硬實時操作系統和網絡通訊協議棧LwIP，滿足了工業現場多任務的實時響應。采用NewReno算法解決了LwIP中只能保證重傳第一個丟失數據包的問題，避免了多個數據包丟失引起多次快速恢復或慢啟動，從而提高了機器視覺系統網絡數據傳輸的可靠性和穩定性。采用歸一化最小均方誤差算法改善在RTT變化較大時RTO估值不精確的情況，消除了RTO值變化滯后RTT變化的現象，并且減少了TCP數據傳輸中的偽重傳，提升TCP協議在工業環境下的數據吞吐量。

附圖說明

圖1本發明網絡通信平臺整體框圖

圖2本發明NewReno算法擁塞控制流程圖

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，下面結合具體實施例，并參照附圖，對本發明作進一步詳細說明。

附圖1是本發明的以太網通信平臺的整體結構圖。

流程包括嵌入式實時系統μC/OS-III和嵌入式網絡LwIP在Cortex-A8上面的平臺搭建、NewReno算法實現LwIP中TCP的擁塞控制和歸一化最小均方誤差算法實現TCP的超時重傳機制，具體步驟如下：

μC/OS-III和LwIP在Cortex-A8上面的平臺搭建

第一步：μC/OS-III在Cortex-A8上的搭建