[發(fā)明專利]一種雙數(shù)字信號處理圖像處理板及其運作方式

在審

• 申請?zhí)枺?/td>: 201410199415.6
• 申請日: 2014-05-12
• 公開（公告）號: CN104010109A
• 公開（公告）日: 2014-08-27
• 發(fā)明（設計）人: 陳崇軍;鄭淵博
• 申請（專利權(quán)）人: 上海古鰲電子科技股份有限公司
• 主分類號: H04N1/028
• 分類號: H04N1/028;H04N1/031
• 代理公司: 上海申新律師事務所 31272
• 代理人: 朱俊躍

技術(shù)領(lǐng)域

本發(fā)明涉及一種金融設備的技術(shù)領(lǐng)域，尤其涉及一種雙數(shù)字信號處理(DSP)圖像處理板。

背景技術(shù)

現(xiàn)有的銀行金融設備由于每天工作量非常龐大，金融設備在運作時需要達到每分鐘一千張紙幣的處理速度，而且金融設備在采集圖像處理的同時，又要將采集后的數(shù)據(jù)通過網(wǎng)絡傳輸?shù)絇C電腦和保存到U盤中，給DSP造成極大的工作負擔。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種雙DSP圖像處理板，以解決現(xiàn)有金融設備中DSP工作負擔大的問題。

為了實現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案為：

一種雙DSP圖像處理板，其中，包括：現(xiàn)場可編程門陣列(FPGA)芯片、圖像采集模塊、兩DSP芯片和存儲模塊，所述FPGA芯片分別與所述圖像采集模塊和兩所述DSP芯片通信連接；兩所述DSP芯片相互通信連接，并且一所述DSP芯片采集圖像算法，另一所述DSP芯片與所述存儲模塊通信連接。

上述的一種雙DSP圖像處理板，其中，所述圖像采集模塊包括模數(shù)轉(zhuǎn)換(AD)芯片和非接觸式圖像傳感器，所述AD芯片和所述非接觸式圖像傳感器通信連接，并且所述AD芯片和所述非接觸式圖像傳感器均與所述FPGA芯片通信連接；所述FPGA芯片控制所述AD芯片和所述非接觸式圖像傳感器的時序，并且所述FPGA芯片將所述AD芯片和所述非接觸式圖像傳感器采集的圖像數(shù)據(jù)同時傳輸給兩所述DSP芯片。

上述的一種雙DSP圖像處理板，其中，兩所述DSP芯片均具有異步手法傳輸器(UART)通信口，兩所述DSP芯片通過所述UART通信口通信連接。

上述的一種雙DSP圖像處理板，其中，所述存儲模塊包括網(wǎng)口和串行高級技術(shù)附件(SATA)口，所述網(wǎng)口和所述SATA口分別與一所述DSP芯片通信連接。

一種雙數(shù)字信號處理圖像處理板的運作方式，包括上述任意一項雙DSP圖像處理板，其中，所述FPGA芯片控制所述AD芯片和所述非接觸式圖像傳感器完成圖像采集，同時將采集的數(shù)據(jù)傳輸給兩所述DSP芯片，一用于采集圖像的識別鑒偽的所述DSP芯片通過所述UART通信口發(fā)送至另一所述DSP芯片，并將圖像數(shù)據(jù)通過所述網(wǎng)口上傳和所述SATA口存儲。

本發(fā)明由于采用了上述技術(shù)，使之與現(xiàn)有技術(shù)相比具有的積極效果是：

(1)本發(fā)明通過采用雙DSP圖像處理板，使得紙幣處理效果穩(wěn)定，一DSP采集圖像的識別鑒偽，另一DSP芯片用于將圖像數(shù)據(jù)通過網(wǎng)口上傳和SATA口存儲，有效地分擔DSP的工作負擔。

(2)本發(fā)明的一種雙DSP圖像處理板結(jié)構(gòu)簡單，速度快，而且功能多便于操作與維護。

附圖說明

圖1為本發(fā)明一種雙DSP圖像處理板的示意圖。

具體實施方式

下面結(jié)合附圖和具體實施例對本發(fā)明作進一步說明，但不作為本發(fā)明的限定。

圖1為本發(fā)明一種雙DSP圖像處理板的示意圖，請參見圖1所示。包括：FPGA芯片1、圖像采集模塊、兩DSP芯片2，3和存儲模塊。FPGA芯片1分別與圖像采集模塊和DSP芯片2和DSP芯片3通信連接，同時，DSP芯片2和DSP芯片3相互通信連接，并且一DSP芯片2用于采集圖像算法，另一DSP芯片3與存儲模塊通信連接。

本發(fā)明在上述基礎(chǔ)上還具有如下實施方式：

本發(fā)明的進一步實施例中，請繼續(xù)參見圖1所示。上述的圖像采集模塊包括AD芯片4和非接觸式圖像傳感器5，AD芯片4和非接觸式圖像傳感器5通信連接，非接觸式圖像傳感器5將采集的圖像傳輸至AD芯片4，并且AD芯片4和非接觸式圖像傳感器5均與FPGA芯片1通信連接。FPGA芯片1用于控制AD芯片4和非接觸式圖像傳感器5的時序，并且FPGA芯片1將AD芯片4和非接觸式圖像傳感器5采集的圖像數(shù)據(jù)同時傳輸給DSP芯片2和DSP芯片3。

本發(fā)明的進一步實施例中，DSP芯片2和DSP芯片3均具有UART通信口，DSP芯片2和DSP芯片3分別通過UART通信口通信連接。

本發(fā)明的進一步實施例中，上述的存儲模塊包括網(wǎng)口6和SATA口7，網(wǎng)口6和SATA口7分別與DSP芯片3通信連接。

本發(fā)明在上述基礎(chǔ)上還具有如下運作方式：

請繼續(xù)參見圖1所示。AD芯片4和非接觸式傳感器5與FPGA芯片1相連接，F(xiàn)PGA芯片1控制AD芯片4和非接觸式圖像傳感器5完成圖像采集，同時將采集的數(shù)據(jù)傳輸給DSP芯片2和DSP芯片3，DSP芯片2將采集圖像的識別鑒偽通過UART通信口發(fā)送至DSP芯片3，DSP芯片3將圖像數(shù)據(jù)通過網(wǎng)口6上傳和SATA口7進行存儲。