[發明專利]具有不同的偽字線的三維快閃存儲器件和數據儲存設備

有效

• 申請號: 201410195246.9
• 申請日: 2014-05-09
• 公開（公告）號: CN104143358B
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 南尚完;樸起臺
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/24
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強

本發明涉及一種具有不同的偽字線的三維快閃存儲器件和數據儲存設備。一種三維(3D)快閃存儲器，包括：被布置在地選擇線和最低主字線之間的第一偽字線，以及被布置在串選擇線和最高主字線之間的具有不同的字線配置的第二偽字線。

相關申請的交叉引用

本申請要求2013年5月10日向韓國知識產權局提交的第10-2013-0053212號韓國專利申請的優先權，其主題通過引用并入本文。

技術領域

本發明構思一般涉及半導體存儲器件，而且更具體地，涉及三維(3D)快閃存儲器件和包括3D快閃存儲器件的數據儲存設備。

背景技術

快閃存儲器的持續集成提供了當代用戶所需的卓越性能和成本競爭力。在可以通過具有二維(2D)結構的快閃存儲器實現的增大的集成度方面存在限制。為了克服這樣的限制，在許多應用中更頻繁地使用3D快閃存儲器。然而，使用3D快閃存儲器不可避免包括增加的編程干擾效應的問題。

發明內容

本發明構思的實施例提供了三維快閃存儲器件。

在一個實施例中，提供了具有沿垂直于襯底的方向排列的多個單元串的三維(3D)快閃存儲器件。該3D快閃存儲器件包括：第一單元串，其連接在位線和公共源極線之間，而且包括編程單元；第二單元串，其連接在所述位線和所述公共源極線之間，而且包括連接到與所述編程單元相同的字線的編程禁止單元；選擇第一單元串的第一串選擇線和選擇第二單元串的第二串選擇線；第一偽字線，其布置在地選擇線和最低主字線之間；以及第二偽字線，其具有不同于第一偽字線的字線配置，而且布置在第一串選擇線以及第二串選擇線和最高主字線之間。

在另一個實施例中，提供了操作三維(3D)快閃存儲器件的方法，其中3D快閃存儲器件具有沿垂直于襯底的方向排列的多個單元串，而且該方法包括，在編程操作期間，使用包括第一數目的字線而且被布置在地選擇線和最低主字線之間的第一偽字線，并且使用包括不同于第一數目的第二數目的字線的而且被布置在串選擇線和最高主字線之間的第二偽字線，以減少編程禁止單元的升壓溝道與位線之間存在的第一電場(Es)和升壓溝道與公共源極線之間存在的第二電場(Eg)之間的電場差(Es-Eg)。

在又一個實施例中，提供了一種數據存儲設備。該數據存儲設備包括存儲控制器，其控制具有沿垂直于襯底的方向排列的多個單元串的三維(3D)快閃存儲器件。3D快閃存儲器件包括：第一單元串，其連接在位線和公共源極線之間，而且包括編程單元；第二單元串，其連接在所述位線和所述公共源極線之間，而且包括連接到與所述編程單元相同的字線的編程禁止單元；選擇第一單元串的第一串選擇線和選擇第二單元串的第二串選擇線；第一偽字線，其布置在地選擇線和最低主字線之間；以及第二偽字線，其具有不同于第一偽字線的字線配置，而且布置在第一串選擇線以及第二串選擇線和最高主字線之間。

附圖說明

下文中參照附圖描述本發明構思的某些實施例，在附圖中：

圖1是示出根據本發明構思的某些實施例的儲存設備的框圖；

圖2是進一步示出圖1的快閃存儲器作為圖例的框圖；

圖3是進一步示出圖2的儲存塊BLK1的三維(3D)結構作為示例的立體圖；

圖4是圖3的存儲塊BLK1的等效電路圖；

圖5是示出二維(2D)快閃存儲器的儲存塊作為圖例的電路圖；

圖6是示出圖5的二維(2D)快閃存儲器的編程偏置條件作為圖例的電路圖；

圖7是描述包括二維(2D)快閃存儲器中的編程禁止單元Q的單元串的升壓電平的圖；

圖8是示出圖4的三維(3D)快閃存儲器的編程偏置條件的電路圖；