[發明專利]采用標準CMOS工藝制備脊型光波導的方法有效
| 申請號: | 201410191727.2 | 申請日: | 2014-05-08 |
| 公開(公告)號: | CN103956408B | 公開(公告)日: | 2017-03-01 |
| 發明(設計)人: | 黃北舉;張贊;張贊允;程傳同;毛旭瑞;陳弘達 | 申請(專利權)人: | 中國科學院半導體研究所 |
| 主分類號: | H01L31/18 | 分類號: | H01L31/18;H01L31/173 |
| 代理公司: | 中科專利商標代理有限責任公司11021 | 代理人: | 任巖 |
| 地址: | 100083 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 采用 標準 cmos 工藝 制備 脊型光 波導 方法 | ||
技術領域
本發明涉及一種光波導,特別涉及到采用標準CMOS工藝制備脊型光波導的方法。
背景技術
近半個世紀來,隨著集成電路的發展,硅基材料和器件工藝已經非常成熟,而且隨著工藝特征尺寸的不斷縮小,集成電路的集成度也一直按照摩爾定律飛速向前發展。芯片更高的集成度帶來的不僅僅是晶體管數目的增加,更是芯片功能和處理速度的提升。然而,隨著特征尺寸的不斷縮小和集成度的不斷增加,微電子工藝的局限性也日趨明顯。雖然單個晶體管的延時和功耗越來越小,但是互連線的延時和功耗卻越來越大并逐漸占據主導。在當今的處理器中,電互連引起的功耗占了整個芯片總功耗的80%以上。因此,可以看到深亞微米特征尺寸下電互連延遲和功耗的瓶頸,已經嚴重制約了芯片性能的進一步提高。于是人們把目光投向了片上光互連。光互連能解決電互連固有的瓶頸,具有高帶寬、抗干擾和低功耗等優點,可用于系統芯片中時鐘信號傳輸,解決信號的相互干擾和時鐘歪斜問題。
通常,片上光互連鏈路由光耦合器、光電調制器、光濾波器和光電探測器組成,光波導作為光信號的傳輸媒介,是組成這些器件的基本單元。光波導由高折射率的芯層和低折射率的包層組成,由于芯層的折射率高,利用光的全反射現象,可將光信號限制在波導芯層傳播。硅基光波導普遍制作在絕緣體上硅(SOI)襯底上,制作工藝與CMOS工藝兼容,但由于制作光波導所選的SOI襯底需要較厚的頂層硅(220nm左右)和埋氧層(2μm左右),與CMOS集成電路的襯底不同,所以無法直接實現光波導器件與CMOS電路單片集成。為了解決此問題,通常的做法是更換CMOS集成電路的襯底,或者采用晶片鍵合、倒裝焊等工藝,混合集成光波導器件與CMOS集成電路。通過這些方法雖然可以實現光與電的集成,但卻引入了新的問題。更換CMOS集成電路的襯底會降低電路的性能,也會影響標準CMOS工藝的穩定性;而混合集成的方法則會提高工藝復雜度,增加工藝成本。因此,為了解決光波導器件與CMOS集成電路單片集成的問題,有必要提出新的標準CMOS工藝的光波導。
發明內容
本發明的目的在于,提供一種采用標準CMOS工藝制備脊型光波導的方法,光波導與CMOS電路在同一硅襯底上,其制作完全采用標準CMOS工藝,可以實現光波導器件與CMOS電路單片集成,有望在片上光互連網絡中獲得重要應用。
本發明一種采用標準CMOS工藝制備脊型光波導的方法,包括如下步驟:
步驟1:取一襯底,作為脊型光波導的芯層;
步驟2:在襯底上相隔預定距離制備兩個局部氧化隔離層,形成脊型光波導的兩側包層;
步驟3:在兩個局部氧化隔離層之間及兩個局部氧化隔離層上制備一包層,形成脊型光波導的上包層;
步驟4:將襯底減薄,完成制備。
本發明的有益效果是,光波導與CMOS電路在同一硅襯底上,其制作完全采用標準CMOS工藝,可以實現光波導器件與CMOS電路單片集成,有望在片上光互連網絡中獲得重要應用。
附圖說明
為進一步說明本發明的技術內容,以下結合實施例及附圖詳細說明本發明的具體內容,其中:
圖1為本發明的結構剖面圖;
圖2為本發明的具體實施例的脊型光波導剖面圖;
圖3為本發明的具體實施例的脊型光波導剖面光場強度分布圖。
具體實施方式
請參閱圖1圖2所示,本發明提供一種采用標準CMOS工藝制備脊型光波導的方法,包括如下步驟:
步驟1:取一襯底11,作為脊型光波導的芯層,所述襯底11的材料為硅。該襯底11采用標準CMOS工藝襯底,摻雜一般為p型1016cm-3,吸收系數為0.06cm-1,會導致0.26dB/cm的傳輸損耗,對于芯片內通信,由于距離較短,其損耗可忽略。
步驟2:在襯底11上相隔預定距離制備兩個局部氧化隔離層12,形成脊型光波導的包層,所述局部氧化隔離層12是通過標準CMOS工藝中的硅的局部氧化技術形成,所述局部氧化隔離層12的材料為二氧化硅。微電子集成電路中局部氧化隔離層12是用于將有源區進行電氣隔離的,在本發明中則用來形成光波導的兩側包層。局部氧化隔離層12與CMOS集成電路中用于有源區隔離的局部氧化隔離層同時制作,工藝完全相同。其深度根據CMOS工藝的不同而有所不同,例如對于1微米線寬的工藝其深度一般可達到600納米以上,足以形成光波導結構。其寬度由設計者定義,在1微米線寬的工藝下,其寬度最小可以定義為1微米。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院半導體研究所,未經中國科學院半導體研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410191727.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:光伏焊帶自動焊接生產線的光伏組件用反射膜的貼伏方法
- 下一篇:防盜報警燈
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L31-00 對紅外輻射、光、較短波長的電磁輻射,或微粒輻射敏感的,并且專門適用于把這樣的輻射能轉換為電能的,或者專門適用于通過這樣的輻射進行電能控制的半導體器件;專門適用于制造或處理這些半導體器件或其部件的方法或
H01L31-02 .零部件
H01L31-0248 .以其半導體本體為特征的
H01L31-04 .用作轉換器件的
H01L31-08 .其中的輻射控制通過該器件的電流的,例如光敏電阻器
H01L31-12 .與如在一個共用襯底內或其上形成的,一個或多個電光源,如場致發光光源在結構上相連的,并與其電光源在電氣上或光學上相耦合的





