[發(fā)明專利]一種三角波信號發(fā)生器

在審

• 申請?zhí)枺?/td>: 201410191480.4
• 申請日: 2014-05-08
• 公開（公告）號: CN103944540A
• 公開（公告）日: 2014-07-23
• 發(fā)明（設(shè)計）人: 李燦;汪建崗;胡斌;管玉靜
• 申請（專利權(quán)）人: 成都雷電微力科技有限公司
• 主分類號: H03K4/06
• 分類號: H03K4/06
• 代理公司: 四川力久律師事務(wù)所 51221
• 代理人: 王蕓;熊曉果

1.一種三角波信號發(fā)生器，其特征在于，包括時鐘電路單元、可編程邏輯控制器單元、、DDS單元、放大器單元和加法器單元，所述時鐘電路單元、可編程邏輯控制器單元、DDS單元、放大器單元和加法器單元依次相連，所述可編程邏輯控制器單元還連接有JTAG接口單元，所述加法器單元還連接有直流參考電壓單元；其中，

所述時鐘電路單元，用于為所述可編程邏輯控制器單元提供工作所需的時鐘控制信號；

所述JTAG接口單元，用于為所述可編程邏輯控制器單元提供在線仿真和程序下載的專用接口；

所述可編程邏輯控制器單元，用于生成控制所述DDS單元產(chǎn)生三角波電壓信號的控制信號；

所述DDS單元，用于接收所述控制信號，根據(jù)所述控制信號輸出頻率范圍寬、響應(yīng)時間快、分辨率高、線性度高和穩(wěn)定性高的三角波電壓信號；

所述放大器單元，用于將所述DDS單元輸出的三角波電壓信號放大；

所述加法器單元，用于將所述放大器單元放大輸出的三角波信號與所述直流參考電壓單元提供的恒定直流參考電壓作加法運算，將所述放大器單元輸出的三角波電壓信號整體抬高，輸出頻率穩(wěn)定、高精度、高線性度的三角波電壓信號給負(fù)載使用。

2.根據(jù)權(quán)利要求1所述的三角波信號發(fā)生器，其特征在于，所述時鐘電路單元采用高精度固定頻率晶體振蕩器。

3.根據(jù)權(quán)利要求1或2所述的三角波信號發(fā)生器，其特征在于，所述可編程邏輯控制器單元為CPLD控制器單元或FPGA控制器單元。

4.根據(jù)權(quán)利要求3所述的三角波信號發(fā)生器，其特征在于，所述CPLD控制器單元采用高速數(shù)字處理可編程邏輯器件CPLD芯片U1，?CPLD芯片U1電源輸入端連接外部穩(wěn)定直流電壓+VDD1，CPLD芯片U1電源輸入端還連接去耦電容C1一端，CPLD芯片U1接地端和所述去耦電容C1另一端分別接地DGND，CPLD芯片U1輸出端與DDS單元輸入端相連。

5.根據(jù)權(quán)利要求4所述的三角波信號發(fā)生器，其特征在于，所述DDS單元采用直接數(shù)字頻率合成器件DDS芯片U2，所述DDS芯片U2輸出端與所述放大器單元輸入端連接。

6.根據(jù)權(quán)利要求5所述的三角波信號發(fā)生器，其特征在于，所述放大器單元由高速運算放大器U3、電阻R1、R2、R3、電容C4、C5組成；所述電阻R1一端與DDS芯片U2輸出端相連，另一端與運算放大器U3正輸入端相連；所述電阻R2一端與電阻R3和運算放大器U3負(fù)輸入端分別相連，另一端與模擬地AGND相連；所述電阻R3一端與電阻R2和運算放大器U3負(fù)輸入端分別相連，另一端與運算放大器U3輸出端相連；所述運算放大器U3電源正輸入端接外部供電電壓+VDD4和去耦電容C4，電源負(fù)輸入端接外部供電電壓-VDD4和去耦電容C5；所述電容C4、C5電壓參考端接模擬地AGND；所述運算放大器U3輸出端連接所述加法器單元輸入端。

7.根據(jù)權(quán)利要求6所述的三角波信號發(fā)生器，其特征在于，所述直流參考電壓單元由線性穩(wěn)壓器U4、電容C6、C7和電阻R4、R5組成；所述線性穩(wěn)壓器U4輸入端接供電電壓+VDD5和去耦電容C6一端，去耦電容C6另一端接地，所述線性穩(wěn)壓器U4輸出端接濾波電容C7和電阻R4一端，濾波電容C7另一端接地，電阻R4另一端接電阻R5一端，所述電阻R5另一端接地；所述線性穩(wěn)壓器U4的輸出電壓經(jīng)電阻R4和R5調(diào)節(jié)分壓，輸出穩(wěn)定直流參考電壓REFV1與所述放大器單元正輸入端相連。

8.根據(jù)權(quán)利要求7所述的三角波信號發(fā)生器，其特征在于，所述加法器單元由高速運算放大器U5、電阻R6、R7、R8和電容C8組成，所述運算放大器U5正輸入端與所述電阻R6、R5相連，所述電阻R6與所述放大器單元輸出端連接，所述運算放大器U5負(fù)輸入端連接電阻R7、R8一端，電阻R7另一端接地，電阻R8另一端接運算放大器U5輸出端，所述運算放大器U5電源正輸入端外接供電電壓+VDD6和去耦電容C8，所述運算放大器U5電源負(fù)輸入端接模擬地AGND。