[發明專利]能夠進行雪崩能量處理的III族氮化物晶體管

有效

• 申請號: 201410185139.8
• 申請日: 2014-05-05
• 公開（公告）號: CN104134659B
• 公開（公告）日: 2018-12-07
• 發明（設計）人: S·彭哈卡;N·特珀爾內尼
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/778;H01L21/822;H01L21/335
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

本發明涉及一種能夠進行雪崩能量處理的III族氮化物晶體管。一種半導體器件(200)，包括帶有過壓箝位組件(212)的GaN FET(202)，該過壓箝位組件(212)電耦合到GaN FET的漏極節點(204)并且串聯耦合到電壓降組件(220)。該電壓降組件電耦合到為GaN FET提供截止狀態偏壓的端子。該過壓箝位組件當在GaN FET的漏極節點處的電壓小于GaN FET的擊穿電壓時導通微小的電流，并當該電壓上升至安全電壓極限以上時傳導大量的電流。該電壓降組件被配置為提供隨著來自過壓箝位組件的電流增加而增加的電壓降。該半導體器件被配置為當電壓降組件兩端的電壓降達到閾值時導通該GaN FET。

技術領域

本發明涉及半導體器件領域。更具體地，本發明涉及半導體器件中的氮化鎵FET。

背景技術

由III-N材料如GaN制成的場效應晶體管(FET)展示了電源開關所期望的特性，如與硅FET相比的高帶隙和高熱導率。然而，GaN FET在操作在擊穿條件下時容易損壞，這可能會發生在非箝位感性開關的操作中。

發明內容

以下提出了簡化的概述，以提供對本發明一個或多個方面的基本了解。該概述不是本發明的全面綜述，并且既不旨在確定本發明的關鍵或決定性元件，也不旨在劃定其范圍。相反，該概述的主要目的是以簡化的形式提出本發明的一些概念作為以下提出的更詳細描述的前言。

一種半導體器件包括帶有過壓箝位組件的GaN FET，該過壓箝位組件在一端電耦合到GaN FET的漏極節點。過壓箝位組件的另一端電耦合到電壓降組件的第一端。電壓降組件的第二端電耦合到為GaN FET提供截止狀態偏壓的偏置電位的端子。過壓箝位組件被配置為當在GaN FET的漏極節點處的電壓小于安全電壓極限時傳導微小的電流，該安全電壓極限小于GaN FET的擊穿電壓，例如為GaN FET的擊穿電壓的百分之80。過壓箝位組件被進一步配置為當在GaNFET的漏極節點處的電壓上升至安全電壓極限以上時傳導大量的電流。電壓降組件被配置為提供一個隨著來自過壓箝位組件的電流增加而增加的電壓降。半導體器件被配置為當電壓降組件兩端的電壓降達到閾值時導通GaN FET。

在半導體器件的工作期間，當在GaN FET的漏極節點處的電壓上升至安全電壓極限以上時，過壓箝位組件傳導大量的電流，這致使電壓降組件兩端的電壓降增大至閾值以上，從而導通GaN FET，使得GaN FET兩端的電壓降被保持在擊穿電壓以下。

附圖說明

圖1到圖5為帶有過壓箝位組件和電壓降組件的包含GaN FET的半導體器件的示例的電路圖。

圖6到圖8為根據實施例的示例性GaN FET的剖面圖。

圖9到圖12為帶有電壓降組件的示例的半導體器件的剖面圖。

圖13到圖15為帶有過壓箝位組件的示例的半導體器件的剖面圖。

具體實施方式

以下共同待決的專利申請與本申請相關，并通過引用并入本文：

美國專利申請12/xxx,xxx(與本申請同時申請，題為“III-NITRIDE ENHANCEMENTMODE TRANSISTORS WITH TUNABLE AND HIGH GATE-SOURCE VOLTAGE RATING；”的TI-71208)；

美國專利申請12/xxx,xxx(與本申請同時申請，題為“III-NITRIDE TRANSISTORLAYOUT；”的TI-71209)；

美國專利申請12/xxx,xxx(與本申請同時申請，題為“LAYER TRANSFER OFSI100ON TO III-NITRIDE MATERIAL FOR HETEROGENOUS INTEGRATION；”的TI-71492)；