[發(fā)明專利]一種新的芯片測(cè)試結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410164090.8
• 申請(qǐng)日: 2014-04-22
• 公開(kāi)（公告）號(hào): CN104465620B
• 公開(kāi)（公告）日: 2017-05-17
• 發(fā)明（設(shè)計(jì)）人: 陳強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L23/544
• 分類號(hào): H01L23/544
• 代理公司: 上海申新律師事務(wù)所31272
• 代理人: 吳俊

1.一種芯片測(cè)試結(jié)構(gòu)，其特征在于，包括梳狀金屬線、條狀金屬線、若干條互相之間平行排列的有源區(qū)、若干條互相之間平行排列的多晶硅和若干接觸孔；

若干所述多晶硅位于若干所述有源區(qū)的上層，且若干所述有源區(qū)與若干所述多晶硅在水平面內(nèi)的投影互相垂直；

所述梳狀金屬線位于所述多晶硅的上部，若干所述有源區(qū)通過(guò)若干所述接觸孔連接于所述梳狀金屬線；

所述條狀金屬線位于若干所述多晶硅的上部，若干所述多晶硅通過(guò)若干所述接觸孔連接于所述條狀金屬線。

2.如權(quán)利要求1所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述梳狀金屬線包括第一梳狀金屬線和第二梳狀金屬線。

3.如權(quán)利要求2所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，若干所述有源區(qū)包括若干第一有源區(qū)和若干第二有源區(qū)。

4.如權(quán)利要求3所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述若干第一有源區(qū)通過(guò)若干所述接觸孔與所述第一梳狀金屬線連接。

5.如權(quán)利要求4所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述若干第二有源區(qū)通過(guò)若干所述接觸孔與所述第二梳狀金屬線連接。

6.一種晶圓測(cè)試的方法，其特征在于，采用如權(quán)利要求5中所述的測(cè)試結(jié)構(gòu)，所述方法包括：在所述第一梳狀金屬線上施加高電壓，同時(shí)在所述第二梳狀金屬線上施加中電壓，并保持全部的所述多晶硅接地；

若測(cè)得所述梳狀金屬線上電流超出規(guī)格，并且多晶硅的電流也超出規(guī)格，則表明是所述接觸孔和所述多晶硅之間存在泄漏；

若測(cè)得所述梳狀金屬線上電流超出規(guī)格，但多晶硅的電流未超出規(guī)格，則表明是金屬線間失效或者是層間介電質(zhì)孔洞失效。