[發明專利]一種寬帶數字接收機及其實時頻譜處理方法

有效

• 申請號: 201410154881.2
• 申請日: 2014-04-17
• 公開（公告）號: CN103973324B
• 公開（公告）日: 2016-11-23
• 發明（設計）人: 嚴濟鴻;張麗;鄭朋;侯碩
• 申請（專利權）人: 電子科技大學
• 主分類號: H04B1/16
• 分類號: H04B1/16
• 代理公司: 成都虹橋專利事務所(普通合伙) 51124
• 代理人: 劉世平

技術領域

本發明屬于數字信號處理領域，特別涉及一種寬帶數字接收機實時頻譜處理方法。

背景技術

面對日益復雜的電磁環境，新型的電子偵察接收設備需要對寬帶信號進行采集和實時頻譜處理，傳統的接收機已經不能滿足目前電磁監測的需要。高效的數字接收機具有高速、高靈敏度、大動態范圍、多信號并行處理、寬帶信號實時處理的能力，成為目前電磁監測領域的研究熱點。

數字接收機可以采用軟件無線電技術，很容易在數字域完成傳統接收機在模擬域完成的信號處理工作。但目前常用的數字接收機往往信號處理帶寬較窄，實時運算速度較慢，靈敏度和動態范圍較低，也不能很好的滿足電磁監測的需要。

發明內容

本發明的目的是為了解決現有數字接收機實時頻譜處理帶寬較窄、頻譜分辨率較低的問題。

本發明設計了一種多通道可變帶寬的寬帶數字接收機，每個通道最大帶寬為50MHz（每個通道的處理帶寬根據分析需要可選多種帶寬），通道個數可根據系統最大帶寬進行配置，接收機的多通道射頻部分每個通道的本振信號數字可控，各個通道混頻、濾波后得到的中頻信號頻率一致。利用帶通采樣定理，設計出合理的中頻信號頻率、ADC采樣頻率，以FPGA為數字信號處理的核心，FPGA（根據系統的最大分析帶寬，可選擇用多片FPGA）多通道并行處理，每一片FPGA芯片完成多個通道ADC采樣后的數字下變頻處理、FFT運算，將各個通道的的頻譜數據（只保留帶內有用的頻譜）存入與FPGA相連的DDR2中，后續完成整個分析帶寬頻譜的拼接，最終合成寬帶信號，并將合成寬帶信號送至上位機顯示頻譜。

本發明的具體方案是提供一種寬帶數字接收機，包括輸入端及輸出端，還包括：

第一濾波器組，用于將射頻信號的整個分析帶寬分為N路并通過各個子通道傳輸給模擬混頻模塊；

模擬混頻模塊，用于將各個子通道內的射頻信號解調至中頻信號并傳輸給第二濾波器組；

第二濾波器組，用于對各個子通道內多種帶寬信號進行濾波；

模數轉換模塊，用于將第二濾波器組輸出的各個子通道內的模擬中頻信號轉換為數字中頻信號；

時頻變換模塊，用于將各個子通道內的數字中頻信號進行數字下變頻處理（包括數字混頻、濾波、抽取等）及可變點快速傅里葉變換，得到信號頻譜；

頻譜拼接模塊，將各個子通道內經過快速傅里葉變換后的頻譜進行帶內保留、帶外截去，得到各個子通道的帶內頻譜，并將各個子通道的帶內頻譜進行拼接得到整個分析帶寬內的信號頻譜；

所述第一濾波器組分別與輸入端及模擬混頻模塊連接，所述第二濾波器組分別與模擬混頻模塊及模數轉換模塊連接，所述時頻變換模塊分別與模數轉換模塊及頻譜拼接模塊連接，所述輸出端與頻譜拼接模塊連接，N為正整數，子通道的個數為N個。

具體地，所述時頻變換模塊包括N個時頻變換子模塊，每個時頻變換子模塊包括：

時鐘單元，用于為各模塊工作提供時鐘同步信號；

數字混頻單元，用于將子通道內的數字中頻信號進行下變頻；

路徑選擇電路，用于根據不同的分析帶寬，選擇合適的數字下變頻處理路徑，將數字混頻單元輸出的I信號分量和Q信號分量傳輸至數字下變頻處理單元；

多帶寬信號處理單元，用于對數字混頻后的I信號分量及Q信號分量進行數字濾波、抽取等處理；

變點快速傅里葉變換單元，用于將多帶寬信號處理單元輸出的基帶信號的I信號分量及Q信號分量進行變點快速傅里葉變換；

所述數字混頻單元分別與第二濾波器組及路徑選擇電路連接，所述多帶寬信號處理單元分別與路徑選擇電路及變點快速傅里葉變換單元連接，所述變點快速傅里葉變換單元與頻譜拼接模塊連接。

具體地，所述多帶寬信號處理單元包括CIC濾波器組及多相濾波器組，CIC濾波器組用于對窄帶寬的信號進行濾波，多相濾波器組用于對寬帶寬的信號進行濾波，所述CIC濾波器組分別與路徑選擇電路及多相濾波器組連接，所述多相濾波器組分別與路徑選擇電路（或CIC濾波器組，選擇大部分帶寬的情況下，需要先經過CIC濾波器并抽取后，再送入多相濾波器。）及變點快速傅里葉變換單元連接。

具體地，所述CIC濾波器組包括CIC濾波器及CIC補償濾波器，所述CIC濾波器為采用多級級聯結構的濾波器。

本發明的寬帶數字接收機的實時頻譜處理方法，包括如下步驟：