[發(fā)明專利]晶片封裝體及其制造方法

有效

• 申請?zhí)枺?/td>: 201410147809.7
• 申請日: 2014-04-14
• 公開（公告）號: CN104103614B
• 公開（公告）日: 2017-08-15
• 發(fā)明（設(shè)計）人: 黃玉龍;張恕銘;劉滄宇;何彥仕
• 申請（專利權(quán)）人: 精材科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京林達劉知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11277
• 代理人: 劉新宇

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于半導(dǎo)體裝置，且特別是有關(guān)于一種晶片封裝體及其制造方法。

背景技術(shù)

晶片封裝制程是形成電子產(chǎn)品過程中的一重要步驟。晶片封裝體除了將晶片保護于其中，使免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。

由于電子產(chǎn)品持續(xù)縮小化，形成更多功能且體積更小的晶片封裝體已成為重要課題。然而，更多功能且體積更小的晶片封裝體具有更密集的電路設(shè)計，使得晶片的翹曲更加嚴重，導(dǎo)致晶片上的多個焊球無法每一顆皆順利的接合至封裝基材上。因此，使得晶片封裝體的耐用性不佳，并降低晶片效能。

發(fā)明內(nèi)容

本發(fā)明提供一種晶片封裝體，包括：一封裝基材；一晶片；以及多個焊球，設(shè)于此封裝基材及此晶片之間，以將此晶片接合至此封裝基材上，其中這些焊球包含一第一尺寸及不同于此第一尺寸的第二尺寸。

本發(fā)明還提供一種晶片封裝體的制造方法，包括：于一晶圓上形成多個晶片；量測此晶圓上的這些晶片的翹曲；裝設(shè)多個焊球于此晶圓上的這些晶片上，其中這些焊球包含一第一尺寸及一第二尺寸，且這些具有此第一尺寸的焊球及這些具有此第二尺寸的焊球依照此翹曲程度的量測結(jié)果分布；接合此晶圓至一封裝基材上；以及切割此晶圓，形成多個晶片封裝體。

本發(fā)明還提供一種晶片封裝體的制造方法，包括：于一晶圓上形成多個晶片；量測此晶圓上的這些晶片的翹曲；切割此晶圓，形成多個分離的晶片；裝設(shè)多個焊球于這些分離的晶片上，其中這些焊球包含一第一尺寸及一第二尺寸，且這些具有此第一尺寸的焊球及這些具有此第二尺寸的焊球依照此翹曲程度的量測結(jié)果分布；以及接合這些分離的晶片此晶圓至一基材上。

附圖說明

圖1A～1E顯示為根據(jù)本發(fā)明一實施例的以晶圓級封裝制程所制造的晶片封裝體的制程剖面圖。

圖2顯示為晶片裝設(shè)焊球后的仰視圖。

圖3顯示根據(jù)本發(fā)明另一實施例的以晶圓級封裝制程所制造的晶片封裝體的制程剖面圖。

圖4A～4B顯示為根據(jù)本發(fā)明一實施例的以晶片級封裝制程所制造的晶片封裝體的制程剖面圖。

附圖中符號的簡單說明如下：

100：半導(dǎo)體基材；100a：半導(dǎo)體基材的表面；101：量測；102：晶片；104：焊球；104a：焊球；104b：焊球；104c：焊球；104a’：焊球；104b’：焊球；104c’：焊球；120：封裝基材；140：晶片封裝體；304a’：焊球；304b’：焊球；304c’：焊球；340：晶片封裝體；440：晶片封裝體；d1：間距；d2：間距；SC：切割道。

具體實施方式

為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下。

以下將詳細說明本發(fā)明實施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定形式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復(fù)的標號或標示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結(jié)構(gòu)之間必然具有任何關(guān)連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。

本發(fā)明一實施例的晶片封裝體可用以封裝近接感測器(proximity sensor)。然其應(yīng)用不限于此。其中上述晶圓級封裝制程主要指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layer integrated circuit devices)的晶片封裝體。在一實施中，上述切割后的封裝體為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)的尺寸可僅略大于所封裝的晶片。例如，晶片尺寸封裝體的尺寸不大于所封裝晶片的尺寸的120%。

圖1A～1E顯示為根據(jù)本發(fā)明一實施例的以晶圓級封裝制程所制造的晶片封裝體的制程剖面圖。如圖1A所示，提供半導(dǎo)體基材100，其具有表面100a。半導(dǎo)體基材100例如可為半導(dǎo)體晶圓。因此，標號100亦可代表半導(dǎo)體晶圓。適合的半導(dǎo)體晶圓可包括硅晶圓、硅鍺晶圓、砷化鎵晶圓、或其相似物。