[發(fā)明專利]一種器件隔離工藝及CIS器件結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201410141567.0
• 申請日: 2014-04-09
• 公開（公告）號: CN103943642A
• 公開（公告）日: 2014-07-23
• 發(fā)明（設(shè)計）人: 王連紅;陳俊
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 吳俊

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及一種器件隔離工藝及CIS器件結(jié)構(gòu)。

背景技術(shù)

目前，CIS（Contact?Image?Sensor，接觸式圖像器）器件中的像素（Pixel）之間普遍存在著串?dāng)_現(xiàn)象，該串?dāng)_現(xiàn)象主要是由于CIS器件中光電二極管之間的光子串?dāng)_及光電子串?dāng)_造成的；雖然傳統(tǒng)的工藝中可通過設(shè)置金屬柵格（Metal?Grid）來降低上述的光子串?dāng)_給器件帶來的影響，但CIS器件中還會因為光電子串?dāng)_問題而產(chǎn)生串?dāng)_現(xiàn)象，進而會大大降低CIS器件的性能。

中國專利（CN?102299163A）記載了一種圖像傳感器，包括形成于帶有絕緣埋層的半導(dǎo)體襯底的頂層半導(dǎo)體層上的感光結(jié)構(gòu)和像素讀出電路；感光結(jié)構(gòu)包括橫向排列的三個摻雜區(qū)，在耗盡區(qū)上形成有一厚非均勻的介質(zhì)層，在介質(zhì)層上形成有多晶硅層。感光結(jié)構(gòu)的摻雜區(qū)為橫向結(jié)構(gòu)，能夠使耗盡區(qū)的寬度突破SOI頂層半導(dǎo)體層厚度的限制，從而能夠增加感光結(jié)構(gòu)的吸收效率。該文獻中并沒有記載任何降低上述串?dāng)_現(xiàn)象相關(guān)的技術(shù)特征，故采用該文獻記載的技術(shù)方案制備的圖像傳感器還是會存在串?dāng)_現(xiàn)象。

中國專利（CN?1941393A）記載了一種CIS及其制造方法，主要是通過注入離子形成器件隔離膜，并圍繞器件隔離膜形成擴散區(qū)，進而最大化像素之間的器件分隔的隔離效應(yīng)并防止互擾，但是該文獻中并沒有記載降低像素之間的光電子互擾相關(guān)的技術(shù)特征，故采用該文件記載的技術(shù)方案制備的CIS器件仍然會存在串?dāng)_現(xiàn)象。

發(fā)明內(nèi)容

針對上述存在的問題，本發(fā)明公開一種器件隔離工藝及CIS器件結(jié)構(gòu)，以克服現(xiàn)有技術(shù)中由于CIS器件中光電二極管之間的光子串?dāng)_及光電子串?dāng)_造成的串?dāng)_現(xiàn)象，進而影響器件性能的問題。

為了實現(xiàn)上述目的，本申請記載了一種器件隔離工藝，其中，所述器件隔離工藝包括：

提供一制備有隔離結(jié)構(gòu)的襯底；

于所述襯底的背面制備一具有隔離通孔圖形的硬掩膜層，并以該硬掩膜層為掩膜刻蝕所述襯底至所述隔離結(jié)構(gòu)的表面，以在剩余的硬掩膜層和剩余的襯底中形成隔離通孔；

于所述隔離通孔中填充一絕緣層，并回刻部分該絕緣層后，于所述隔離通孔中形成第一隔離通孔結(jié)構(gòu)；

繼續(xù)制備一金屬材料層充滿剩余的隔離通孔，平坦化工藝后，于所述剩余的隔離通孔中形成第二隔離通孔結(jié)構(gòu)；

其中，所述第一隔離通孔結(jié)構(gòu)和所述第二隔離通孔結(jié)構(gòu)充滿所述隔離通孔，且所述第一隔離通孔結(jié)構(gòu)充滿所述隔離通孔位于所述剩余的襯底中的部分。

上述的器件隔離工藝，其中，所述襯底的正面表面上還設(shè)置有CIS器件結(jié)構(gòu)，且所述隔離工藝還包括：

對所述襯底的背面進行減薄工藝后，制備所述硬掩模層，并采用光刻工藝于所述硬掩模層上制備所述隔離通孔圖形。

上述的器件隔離工藝，其中，所述CIS器件結(jié)構(gòu)包括若干像素單元，所述隔離結(jié)構(gòu)隔離相鄰的兩所述像素單元，且該隔離通孔貫穿位于所述隔離結(jié)構(gòu)下方的襯底。

上述的器件隔離工藝，其中，所述硬掩模層的材質(zhì)為絕緣介電質(zhì)材料。

上述的器件隔離工藝，其中，所述絕緣介電質(zhì)材料為二氧化硅和/或氮化硅。

上述的器件隔離工藝，其中，采用深溝槽刻蝕工藝制備所述隔離通孔。

上述的器件隔離工藝，其中，采用化學(xué)氣相沉積工藝或爐管生長工藝等工藝于所述隔離通孔中填充所述絕緣層。

上述的器件隔離工藝，其中，所述絕緣層的材質(zhì)為氧化硅和/或氮化硅和/或無摻雜多晶硅等。

上述的器件隔離工藝，其中，所述金屬材料層的材質(zhì)為金屬或金屬氧化物。

上述的器件隔離工藝，其中，所述平坦化工藝為CMP工藝或刻蝕工藝。

上述的器件隔離工藝，其中，所述隔離通孔的深度為1μm～5μm。

本申請還提供了一種CIS器件結(jié)構(gòu)，其中，所述CIS器件結(jié)構(gòu)包括：

一正面表面設(shè)置有若干像素單元結(jié)構(gòu)的襯底，且該襯底中還設(shè)置有用于隔離相鄰的兩所述像素單元結(jié)構(gòu)的隔離結(jié)構(gòu)；

一覆蓋所述襯底背面表面的硬掩模層；

一貫穿位于所述隔離結(jié)構(gòu)下方的襯底和硬掩模層的隔離通孔，且該隔離通孔中設(shè)置有第一隔離通孔結(jié)構(gòu)和第二隔離通孔結(jié)構(gòu)；

其中，所述第一隔離通孔結(jié)構(gòu)位于所述襯底中，所述第二隔離通孔結(jié)構(gòu)位于所述硬掩模層中，且所述第一隔離通孔結(jié)構(gòu)的材質(zhì)為絕緣材料，所述第二隔離通孔結(jié)構(gòu)的材質(zhì)為金屬或金屬氧化物。

上述的CIS器件結(jié)構(gòu)，其中，所述第一隔離通孔結(jié)構(gòu)和所述第二隔離通孔結(jié)構(gòu)充滿所述隔離通孔。