[發明專利]半導體器件的集電極結構及TI-IGBT

在審

• 申請號: 201410133920.0
• 申請日: 2014-04-03
• 公開（公告）號: CN104979379A
• 公開（公告）日: 2015-10-14
• 發明（設計）人: 張文亮;朱陽軍;喻巧群
• 申請（專利權）人: 中國科學院微電子研究所;江蘇物聯網研究發展中心;江蘇中科君芯科技有限公司
• 主分類號: H01L29/417
• 分類號: H01L29/417;H01L29/739
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明涉及半導體技術領域，更具體地說，涉及一種半導體器件的集電極結構及TI-IGBT。

背景技術

TI-IGBT（Triple?Mode?Integrate-Insulated?Gate?Bipolar?Transistor，三模式集成絕緣柵型雙極晶體管）是一種將傳統的VDMOS（Vertical?Double?Diffused?Metal?Oxide?Semiconductor?Field?Effect?Transistor，垂直雙擴散金屬氧化物半導體場效應晶體管）、IGBT（Insulated?Gate?Bipolar?Transistor，絕緣柵型雙極晶體管）和FRD（Fast?Recovery?Diode，快恢復二極管）三種器件的結構和功能集成為一體的半導體器件。

以N溝道TI-IGBT為例，TI-IGBT的結構如圖1所示，包括：相對的MOS（Metal?Oxide?Semiconductor，金屬氧化物半導體）結構11與集電極結構13，及位于MOS結構11與集電極結構13之間的N^-（N型輕摻雜）漂移區12。其中，MOS結構11包括：位于漂移區12表面內的P^-（P型輕摻雜）阱區111和P⁺（P型重摻雜）深阱區112；位于阱區111表面內的N⁺（Ｎ型重摻雜）發射區113；位于阱區111和發射區113上的柵氧化層114；位于柵氧化層114上的柵極G；位于深阱區112和部分發射區113上的發射極E。集電極結構13包括：位于漂移區12背離MOS結構11的一側的N⁺緩沖層131；位于緩沖層131上的P⁺集電區132和N⁺短路區133；覆蓋在集電區132和短路區133上的集電極C。

從上述結構可知，TI-IGBT的MOS結構11與傳統的VDMOS、IGBT等器件的MOS結構相似，集電極結構13則綜合了VDMOS和IGBT集電極結構的特點，既有N型區域，又有P型區域，因此，TI-IGBT具有VDMOS和IGBT各自的優點，既有較快的關斷速度，又有較低的導通壓降。并且，TI-IGBT可以雙向導通電流，可以在很多的應用場合中不必反向并聯FRD，即TI-IGBT集成有FRD的功能。

TI-IGBT雖然相對于傳統的半導體器件具有性能和成本上的諸多優勢，但是也存在一些缺點，最主要的就是回跳現象。回跳現象是指在TI-IGBT導通初期，電流密度很小，集電極與發射極之間的電壓V_CE很大，但當V_CE大于一個特定值V_P時，V_CE會陡降，電流密度則陡增。當多個TI-IGBT芯片并聯工作時，回跳現象會導致這些芯片無法均流，電流會集中在首先發生回跳的芯片上，從而會將芯片逐個燒毀。因此，TI-IGBT在設計時要極力避免回跳現象，否則器件無法正常工作。

傳統TI-IGBT通過增加集電區132的寬度來消除回跳現象。但是，這種方法會導致器件工作時內部電流分布均勻性較差，從而導致器件的抗短路能力和功率循環能力較差。

發明內容

本發明提供了一種半導體器件的集電極結構及TI-IGBT，以在不影響半導體器件的抗短路能力和功率循環能力的基礎上，減輕器件的回跳現象。

為實現上述目的，本發明提供了如下技術方案：

一種半導體器件的集電極結構，所述集電極結構形成于所述半導體器件的漂移區的一側，包括：與所述漂移區的摻雜類型相反的集電區；與所述漂移區的摻雜類型相同的短路區，所述短路區與集電區相互隔離；形成于所述集電區與所述短路區背離所述漂移區一側的集電極；覆蓋所述集電區與短路區之間的集電極的絕緣體，所述絕緣體背離所述漂移區一側的表面與所述集電區和短路區之間的集電極相接觸，所述絕緣體朝向所述漂移區一側的表面與所述漂移區相接觸，且所述絕緣體與所述集電區和短路區均相接觸；與所述漂移區的摻雜類型相反的浮空區，所述浮空區的結深大于所述短路區的結深，所述浮空區覆蓋所述短路區靠近所述集電區一端的表面，不覆蓋所述短路區遠離所述集電區一端的表面，且所述浮空區與所述絕緣體和漂移區均相接觸。

優選的，所述絕緣體位于所述集電區和短路區背離所述漂移區的一側；所述浮空區包括：位于所述集電區與短路區之間的部分和位于所述短路區朝向所述漂移區一側的部分。