[發(fā)明專利]一種智能變電站繼電保護(hù)裝置整組同步試驗(yàn)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410131140.2
• 申請(qǐng)日: 2014-04-02
• 公開(kāi)（公告）號(hào): CN103869242A
• 公開(kāi)（公告）日: 2014-06-18
• 發(fā)明（設(shè)計(jì)）人: 趙永生;劉海峰;李輝;梁文武;陳宏;劉偉良;歐陽(yáng)帆;洪權(quán);敖非;許立強(qiáng);臧欣;沈楊;潘偉;劉宇
• 申請(qǐng)（專利權(quán)）人: 國(guó)家電網(wǎng)公司;國(guó)網(wǎng)湖南省電力公司;國(guó)網(wǎng)湖南省電力公司電力科學(xué)研究院
• 主分類號(hào): G01R31/327
• 分類號(hào): G01R31/327
• 代理公司: 長(zhǎng)沙正奇專利事務(wù)所有限責(zé)任公司 43113
• 代理人: 馬強(qiáng)

1.一種智能變電站繼電保護(hù)裝置整組同步試驗(yàn)系統(tǒng)，包括變電站GPS對(duì)時(shí)系統(tǒng)、光纖配線架、N個(gè)繼電保護(hù)測(cè)試儀，N個(gè)合并單元、N個(gè)智能終端設(shè)備，其特征在于，還包括N個(gè)全站同步時(shí)鐘擴(kuò)展裝置；所述變電站GPS對(duì)時(shí)系統(tǒng)通過(guò)光纖配線架與所述N個(gè)全站同步時(shí)鐘擴(kuò)展裝置連接；其中N個(gè)全站同步時(shí)鐘擴(kuò)展裝置各與一個(gè)繼電保護(hù)測(cè)試儀連接，該N個(gè)繼電保護(hù)測(cè)試儀各與一個(gè)所述合并單元、一個(gè)所述智能終端設(shè)備連接。

2.根據(jù)權(quán)利要求1所述的智能變電站繼電保護(hù)裝置整組同步試驗(yàn)系統(tǒng)，其特征在于，所述全站同步時(shí)鐘擴(kuò)展裝置包括依次連接的IRIG-B碼接收模塊、單片機(jī)、FPGA、輸出模塊，所述IRIG-B碼接收模塊、單片機(jī)、FPGA均與邏輯控制電路連接。

3.根據(jù)權(quán)利要求2所述的智能變電站繼電保護(hù)裝置整組同步試驗(yàn)系統(tǒng)，其特征在于，所述IRIG-B碼接收模塊包括TTL接收電路、RS422接收電路和光纖接收電路，所述TTL接收電路包括緩沖器和與所述緩沖器連接的第一光耦隔離芯片，所述第一光耦隔離芯片接入所述邏輯控制電路；所述RS422接收電路包括MAX3081芯片和與所述MAX3081芯片連接的第二光耦隔離芯片，所述第二光耦隔離芯片接入所述邏輯控制電路；所述光纖接收電路包括HFBR-24X2芯片與所述HFBR-24X2芯片連接的74LVC1G240芯片，所述74LVC1G240芯片的一個(gè)輸出端與第一光耦連接，所述74LVC1G240芯片的另一個(gè)輸出端與所述邏輯控制電路連接。

4.根據(jù)權(quán)利要求3所述的智能變電站繼電保護(hù)裝置整組同步試驗(yàn)系統(tǒng)，其特征在于，所述邏輯控制電路包括四個(gè)高速可控緩沖門(mén)，第一、第二高速可控緩沖門(mén)串聯(lián)，第二高速可控緩沖門(mén)、第四高速可控緩沖門(mén)輸出端接入FPGA；第一、第二、第三、第四高速可控緩沖門(mén)控制端均接入單片機(jī)；所述第一高速可控緩沖門(mén)的輸出端和第三高速可控緩沖門(mén)輸出端均與所述單片機(jī)連接。

5.根據(jù)權(quán)利要求4所述的時(shí)間同步裝置，其特征在于，所述輸出模塊包括IRIG-B碼電信號(hào)輸出部分、IRIG-B碼光信號(hào)輸出部分、分秒脈沖輸出部分；所述IRIG-B碼電信號(hào)輸出部分包括TTL輸出電路和RS422輸出電路，所述TTL輸出電路包括第三光耦，所述RS422輸出電路包括一級(jí)轉(zhuǎn)換芯片，所述第三光耦一個(gè)輸入端與所述FPGA連接，所述第三光耦輸出端與所述一級(jí)轉(zhuǎn)換芯片連接；所述IRIG-B碼光信號(hào)輸出部分包括第一雙與門(mén)驅(qū)動(dòng)器，所述第一雙與門(mén)驅(qū)動(dòng)器接有兩個(gè)光纖接口芯片，所述第一雙與門(mén)驅(qū)動(dòng)器輸入端與所述第三光耦輸出端連接；所述分秒脈沖輸出部分包括TTL電平DB9接口分秒脈沖輸出電路、TTL電平鳳凰端子接口分秒脈沖輸出電路、光信號(hào)分秒脈沖輸出電路；所述TTL電平DB9接口分秒脈沖輸出電路包括SN74LVC4245PW驅(qū)動(dòng)器和與所述SN74LVC4245PW驅(qū)動(dòng)器連接的DB9連接器，所述SN74LVC4245PW驅(qū)動(dòng)器輸入端與所述FPGA連接；所述TTL電平鳳凰端子接口分秒脈沖輸出電路包括第四光耦、第五光耦，所述第四光耦和第五光耦輸入端分別與所述FPGA連接；所述光信號(hào)分秒脈沖輸出電路包括第二雙與門(mén)驅(qū)動(dòng)器，所述第二雙與門(mén)驅(qū)動(dòng)器接有兩個(gè)光纖接口芯片，所述第二雙與門(mén)驅(qū)動(dòng)器輸入端分別與所述第四光耦、第五光耦輸出端連接。