[發明專利]一種具有網狀外延結構的超結MOSFET

有效

• 申請號: 201410123064.0
• 申請日: 2014-03-28
• 公開（公告）號: CN103904120B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 孫博韜;王立新;宋李梅;張彥飛;高博
• 申請（專利權）人: 北京中科新微特科技開發股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10
• 代理公司: 北京名華博信知識產權代理有限公司11453
• 代理人: 李冬梅

技術領域

本發明涉及半導體技術領域，特別涉及一種具有網狀外延結構的超結MOSFET。

背景技術

半導體領域內，以垂直雙擴散工藝形成的縱向MOSFET（Metal-Oxide-SemiconductorField-EffectTransistor，金氧半場效晶體管）稱為VDMOSFET，簡稱VDMOS。對于傳統的VDMOS，一般通過增大外延層厚度和降低外延層摻雜濃度的方式提高擊穿電壓。然而，隨著擊穿電壓的增加，這種方式會使外延層電阻顯著的提高。如圖1所示,超結MOSFET(SJ-MOSFET)通過在外延層內加入交替的P-N結構，使器件處于阻斷狀態時，外延層內的縱向電場幾乎為恒值，這使器件的導通電阻對擊穿電壓的依賴關系大大降低，從而降低器件的通態損耗。因此，該結構在高擊穿電壓的器件中得到廣泛的應用。

然而在空間環境中存在持續不斷的重離子輻射，當重離子轟擊到硅片表面后，在其運動路徑上會產生大量的電子空穴對。以N溝道SJ-MOSFET為例，當處于阻斷狀態時，其體內電場如圖2所示，硅片受到轟擊后，電子空穴對中的電子會從漏極流出，而空穴會在空間電場的作用下向阱區及柵介質層表面下方流動。一方面，當流入阱區的空穴電流過大，使阱區與源摻雜區結表面壓降超過0.7V時，源摻雜區-阱區-外延層組成的寄生三極管將開啟，在外部條件允許的前提下，該寄生三極管會發生二次擊穿，使電流密度過度集中導致器件發生單粒子燒毀（SEB）。另一方面，若過多的空穴堆積在Si/SiO2界面處，則等效于在柵介質層上附加一個瞬態電場，導致柵介質層內電場超過臨界擊穿電場，發生柵介質層擊穿，即發生單粒子柵穿（SEGR）。這兩種現象都會使SJ-MOSFET失效，統稱為器件的單粒子效應。如圖2所示，基本SJ-MOSFET電場分布圖，可以看出漂移區內PN結處水平電場最強，越靠近N柱中心，水平電場越弱，N柱中心處水平電場為0。當電子空穴對產生在PN結附近時，空穴電流會沿著橫向電場迅速的流入P柱，隨后從P柱中心區域向表面流動，直至流出源極，這個過程不會引起單粒子效應的發生。如圖3所示，當電子空穴對產生在N柱中線附近時，空穴受到的橫向電場大大減弱，空穴電流將直接從N柱中心區域流至柵介質層下方，使器件發生單粒子效應。

傳統的抑制VDMOS單粒子效應的方法在SJ-MOSFET上效果并不理想，尤其是應用于航天環境中，其對單粒子效應的抑制能力明顯較弱。

發明內容

本發明所要解決的技術問題是提供一種提高超結MOSFET抗單粒子效應的能力的超結MOSFET結構。

為解決上述技術問題，本發明提供了一種具有網狀外延結構的超結MOSFET，包括：襯底、網狀外延層、阱區、結型場效應管JFET區、柵介質層、多晶硅柵極、隔離介質層、金屬源電極以及金屬漏電極；所述網狀外延層生長在所述襯底上；所述阱區與所述結型場效應管JFET區相間生長在所述網狀外延層頂部；所述柵介質層覆蓋在所述阱區與所述結型場效應管JFET區頂部；所述多晶硅柵極覆蓋在所述柵介質層上；所述隔離介質層覆蓋所述多晶硅柵極頂部；所述金屬源電極覆蓋所述隔離介質層；所述金屬漏電極位于所述襯底底部。

進一步地，所述網狀外延層包括：交疊層；所述網狀外延層由多層交疊層堆疊而成；所述交疊層包括：第一導電類型條形結構與第二導電類型條形結構；多個所述第一導電類型條形結構與多個所述第二導電類型條型結構相間排列。

進一步地，所述相鄰兩層交疊層的第一導電類型條型結構或第二導電類型條型結構的夾角α范圍為：0°～90°。

進一步地，第n層交疊層與第n+（180/α）層交疊層中相同導電類型的條型結構平行；其中n與n+（180/α）為大于等于1的自然數。

進一步地，第n層交疊層與第n+（180/α）層交疊層中相同導電類型的條型結構的中心軸線在水平方向上的距離范圍是0到二分之一個元胞寬度；其中n與n+（180/α）為大于等于1的自然數。

進一步地，每層交疊層的厚度范圍是0.5um～20um。

進一步地，每層交疊層的第一導電類型條型結構和第二導電類型條型結構的寬度范圍是0.2um～20um。

進一步地，所述交疊層的層數至少為三層。

進一步地，所述第一導電類型條型結構和所述第二導電類型條型結構的摻雜濃度范圍是：1×10¹⁴～1×10¹⁸。