[發明專利]一種鰭式場效應晶體管的制造方法

在審

• 申請號: 201410111464.X
• 申請日: 2014-03-24
• 公開（公告）號: CN104952729A
• 公開（公告）日: 2015-09-30
• 發明（設計）人: 秦長亮;尹海洲;殷華湘;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 王立民;吉海蓮

技術領域

本發明屬于半導體制造領域，尤其涉及一種鰭式場效應晶體管的制造方法。

背景技術

隨著半導體器件的高度集成，MOSFET溝道長度不斷縮短，一系列在MOSFET長溝道模型中可以忽略的效應變得愈發顯著，甚至成為影響器件性能的主導因素，這種現象統稱為短溝道效應。短溝道效應會惡化器件的電學性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。

為了解決短溝道效應的問題，提出了鰭式場效應晶體管（Fin-FET）的立體器件結構，Fin-FET是具有鰭型溝道結構的晶體管，它利用薄鰭的幾個表面作為溝道，可以增大工作電流，從而可以防止傳統晶體管中的短溝道效應。

隨著器件尺寸的不斷減小，對光刻的要求也不斷提高。而在后柵工藝中，偽柵極需要有足夠的厚度，以避免后續形成替代柵時CMP（化學機械研磨）的過磨導致柵高的損失，而較低的柵高會導致寄生電容的增大，然而，隨著柵極尺寸的不斷減小，過厚的偽柵會造成替代柵填充困難的問題。

發明內容

本發明的目的在于克服現有技術中的不足，提供一種鰭式場效應晶體管的制造方法。

為實現上述目的，本發明的技術方案為：

一種鰭式場效應晶體管的制造方法，其特征在于，包括：

提供襯底，所述襯底上形成有鰭及柵介質層、偽柵極；

去除偽柵極，以形成開口；

在所述開口的內壁上形成內側墻；

填充所述開口以形成替代柵。

可選地，在形成內側墻后形成替代柵之前，還包括步驟：去偽柵介質層并重新形成。

可選地，所述內側墻為氧化硅或氮化硅。

可選地，所述內側墻的寬度為1-20nm。

可選的，所述內側墻的寬度為5-10nm。

本發明的鰭式場效應晶體管的制造方法，應用于后柵制造工藝中，在去除偽柵后，在開口的內壁上形成內側墻，在相同的物理柵長的情況下，得到更小的柵長，降低了對光刻的要求。同時，在相同柵長柵高的情況下，更利于替代柵的填充，并可以為后續CMP工藝提供更大的工藝窗口，進而避免由于柵高太低造成的寄生電容過大的問題，提高器件的性能。

附圖說明

為了更清楚地說明本發明實施的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1示出了本發明的鰭式場效應晶體管的制造方法的流程圖；

圖2-圖7為根據本發明實施例制造鰭式場效應晶體管的沿鰭方向的截面示意圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。

其次，本發明結合示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

為了更好地理解本發明，以下將結合流程圖和本發明實施例的示意圖對本發明的制造方法進行詳細的描述。以下所有截面示意圖都是沿鰭方向的截面示意圖。

首先，提供襯底，參考圖2所示。

在本實施例中，所述襯底為SOI襯底200，SOI襯底200包括背襯底200-1、埋氧層200-2和頂層硅（圖未示出）。在其他實施例中，所述襯底還可以為包括半導體層的其他襯底結構。

而后，在所述襯底200內形成鰭210。

在本實施例中，具體地，可以在頂層硅上形成帽層（圖未示出），而后圖形化所述帽層，并以帽層為硬掩膜，利用刻蝕技術，例如RIE（反應離子刻蝕）的方法，刻蝕頂層硅，從而在頂層硅內形成鰭210，而后，進一步去除硬掩膜。在其他實施例中，可以保留該帽層。

接著，在所述鰭210上形成柵介質層220以及偽柵極230，如圖2所示。