[發明專利]用于檢測P型源漏離子注入導致位錯缺陷的方法

無效

• 申請號: 201410109613.9
• 申請日: 2014-03-20
• 公開（公告）號: CN103887201A
• 公開（公告）日: 2014-06-25
• 發明（設計）人: 范榮偉;劉飛鈺;龍吟;倪棋梁;陳宏璘
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊

技術領域

本發明涉及集成電路制造工藝領域，尤其涉及一種位錯缺陷檢測方法。

背景技術

隨著集成電路工藝的發展以及關鍵尺寸按比例縮小，以及半導體工藝制造復雜性的提高，位錯缺陷對器件會產生越來越大的影響，由于一定條件下的位錯缺陷會產生嚴重的漏電，嚴重時將會造成產品零良率的后果。通常情況下，如圖1所示。對于單晶硅D而言，在650攝氏度條件下進行熱處理，并不會產生位錯缺陷C，但隨著器件性能要求的提高，更高溫度的熱處理工藝會越來越多的被應用，位錯缺陷C會不可避免的產生。同時，隨著離子注入劑量與深度的增大，其對晶格表面的破壞作用也不斷增加，尤其是P型源漏中的硼元素，由于其原子量較小（輕離子A）晶格表面很深的距離，此外，重離子B結晶過程中，對位錯缺陷C產生巨大影響。

對位錯缺陷的檢測是目前業界公認的難題之一，目前業界應用的檢測方法通常為通過終端測試，此方法有效但周期過長，不利于研發周期的縮短。研發初期常遇到的不同種類的漏電缺陷原因有：劃傷、連接孔變形、柵極與連接孔對準偏移、位錯缺陷和鎳侵蝕等。現有的技術很難為在線工藝窗口優化提供快速有效參考。

中國專利（CN102403248B）公開了一種硅拋光片或外延片層錯及位錯缺陷的無損檢測方法，包括下述步驟：（1）設定表面顆粒測試儀的顆粒直徑測試區間；（2）將待測試的拋光片或外延片放在測試臺上，開始依次測試，并記錄下每個區間的顆粒數據；（3）將顆粒數據進行分檔，然后從顆粒多的檔位開始分別對每個檔位的最高值抽取一片腐蝕看缺陷，直至腐蝕到沒有見缺陷的檔位，記錄這個檔位數值為A；（4）抽測2-3片A檔位的拋光片或外延片，確認未見層錯及位錯缺陷；（5）把A減10設定為分檢層錯及位錯缺陷的標準；（6）檢驗其它的拋光片或外延片，高于標準的標為層錯及位錯缺陷不合格。

該專利具有操作簡單快速、對被測樣本無損傷等優點。但并沒有解決錯位缺陷不易檢測，檢測周期長的問題。

中國專利（CN101300663B）公開了一種利用具有基本耗盡了的線位錯的上部的有限面積區域制造單片晶格失配的半導體異質結構的方法，以及基于這種晶格失配異質結構制造半導體器件的方法。提供具有表面并包括第一半導體材料的襯底；在襯底上方提供位錯阻擋掩膜，該掩膜包括電介質材料并具有延伸至襯底表面的溝槽，所述溝槽由至少一個側壁所限定，所述側壁的高度至少等于距離所述襯底的所述表面的預定距離，所述溝槽為矩形并具有預定寬度；在所述溝槽內沉積包括第二半導體材料的再生長層。

該專利克服了現有技術的局限，利用器件半導體層的更大厚度一級受限的橫向區域產生具有基本耗盡了線缺陷以及其他位錯缺陷——如層錯、孿晶界或者反相疇界的上部的有限面積區域。但并沒有解決錯位缺陷不易檢測，檢測周期長的問題。

發明內容

本發明為解決錯位缺陷不易檢測，檢測周期長的問題。，從而提供用于檢測P型源漏離子注入導致位錯缺陷的方法的技術方案。

本發明所述用于檢測P型源漏離子注入導致位錯缺陷的方法，包括下述步驟：

步驟1.提供用于前段工藝制程和中段工藝制程的掩膜板；

步驟2.將一測試硅片依次按照所述前段工藝制程和中段工藝制程進行流片；

步驟3.當所述中段工藝制程進行至平坦化研磨工藝完成后，形成一測試結構；

步驟4.將所述測試結構放置于電子束檢測儀的監控產品測試位置；

步驟5.采用所述電子束檢測儀對所述測試結構的P型源漏離子注入區域進行位錯缺陷檢測，判斷所述測試結構是否有漏電現象，若是則所述測試結構存在位錯缺陷；若否則所述測試結構不存在位錯缺陷。

優選的，所述測試結構的線間距離與監控產品的多晶硅的線間距離相同，所述有源區結構與所述監控產品的有源區最小寬度相同，所述柵氧化層的結構與所述監控產品的柵氧化層結構相同。

優選的，所述有源區結構與所述監控產品的有源區最大寬度相同。

優選的，所述平坦化研磨為平坦化鎢研磨。

優選的，所述電子束檢測儀在正電勢條件下對所述測試結構進行位錯缺陷檢測。

優選的，步驟4所述測試位置為切割道的位置。

本發明的有益效果：

本發明可以快速有效地為位錯缺陷檢測提供有效的方法，為P型源漏離子注入工藝優化以及新產品研發和在線產品監測提供技術支持及方法論，為縮短產品研發周期提高良率提供保障。

附圖說明

圖1為雜質的輕離子與重離子對晶格的破壞深度比較圖；