[發明專利]全數字集成電容式傳感器接口電路在審
| 申請號: | 201410108964.8 | 申請日: | 2014-03-21 |
| 公開(公告)號: | CN103840825A | 公開(公告)日: | 2014-06-04 |
| 發明(設計)人: | 何怡剛;鄧芳明;陳震;梁華為 | 申請(專利權)人: | 合肥工業大學 |
| 主分類號: | H03L7/099 | 分類號: | H03L7/099 |
| 代理公司: | 長沙星耀專利事務所 43205 | 代理人: | 姜芳蕊;寧星耀 |
| 地址: | 230009 安徽省合肥市屯溪*** | 國省代碼: | 安徽;34 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數字 集成 電容 傳感器 接口 電路 | ||
技術領域
本發明涉及傳感器接口電路領域,特別涉及一種全數字集成電容式傳感器接口電路。
背景技術
電容式傳感器利用電容器原理,將外界環境中待測的非電量轉換為電容量,再將電容量的變化轉換為電壓、頻率等輸出量,被廣泛的應用在壓力、濕度、加速度、位移、氣體等檢測中。當前,得益于微電子技術的發展,作為集成電路制造主流工藝的CMOS工藝能很好的將電容式傳感器與讀出電路、信號處理電路等集成在同一芯片上,不僅大大降低系統成本,而且可以提高檢測精度,所以電容式傳感器被廣泛的應用于集成傳感器的設計中。
CMOS工藝的發展主要是針對于數字集成電路。隨著工藝尺寸的減小,數字集成電路的速度、功耗和面積等性能都獲得很大提高。但是對于模擬集成電路來說,工藝尺寸的減小所帶來的性能提高并不如數字電路那么大。除了匹配和噪聲性能的下降,MOS管閾值電壓的減小也不像電源電壓的減小那么顯著,這就導致在模擬集成電路設計中可允許的輸出電壓范圍的減小。因此,當器件工藝進入納米時代后,在低的電源電壓下設計低功耗傳感器接口電路成為難點。
發明內容
本發明要解決的技術問題是,克服現有集成電容式傳感器接口電路的在低功耗設計中的不足,提出一種基于鎖相環原理的全數字集成電容式傳感器接口電路,此接口電路直接將傳感器電容值轉換為頻率信號,整個接口電路結構簡單,可以工作在接近工藝閾值電壓的超低電源電壓下,有利于降低電路的整體功耗。
本發明解決其技術問題所采用的技術方案:
全數字集成電容式傳感器接口電路,由傳感器控制振蕩器和開關式鎖相環兩部分組成;開關式鎖相環的輸入端接傳感器控制振蕩器的輸出端,開關式鎖相環的輸出端為數字信號輸出端;所述開關式鎖相環是由鑒相器和數字控制振蕩器構成的閉合回路,傳感器控制振蕩器的輸出端與鑒相器的一輸入端相連,鑒相器的另一輸入端接數字控制振蕩器的反饋輸出端,鑒相器的輸出端與數字控制振蕩器的輸入端相連;
所述鑒相器用于比較傳感器控制振蕩器信號與數字控制振蕩器信號的相位差,從而得到數字輸出信號,且所述數字輸出信號經反饋作用于數字控制振蕩器。
進一步,所述傳感器控制振蕩器采用環形振蕩器,此環形振蕩器由至少兩個反相器Ⅰ首尾相連構成。
進一步,傳感器控制振蕩器所采用的環形振蕩器的一級反相器Ⅰ輸出端接有一個傳感器電容,傳感器電容為一級反相器Ⅰ的負載電容。
進一步,所述數字控制振蕩器亦采用環形振蕩器,此環形振蕩器由至少兩個反相器Ⅱ首尾相連構成,反相器Ⅱ的個數與反相器Ⅰ的個數相同,即反相器Ⅱ的級數與反相器Ⅰ的級數相同,反相器Ⅱ所選用的反相器類型亦與反相器Ⅰ所選用的反相器類型相同。
進一步,數字控制振蕩器所采用的環形振蕩器的一級反相器Ⅱ輸出端接一個偏置電容和一個開關電容,偏置電容和開關電容并聯,偏置電容和開關電容共同構成一級反相器Ⅱ的負載電容,開關電容受鑒相器的輸出端控制。
所述鑒相器采用1比特的D觸發器。
本發明中,頻率調制通過一個傳感器控制振蕩器(SCO)實現,它直接將傳感器電容的值轉換為相應的頻率???????????????????????????????????????????????;頻率解調通過是開關式鎖相環(BBPLL)實現,它由一個1比特鑒相器(PD)和一個數字控制振蕩器(DCO)組成。開關式鎖相環的鑒相器(PD)用于檢測是超前還是落后于數字控制振蕩器(DCO)的頻率,鑒相器輸出端輸出的比特信號即為開關式鎖相環的數字信號輸出端的數字輸出信號,開關式鎖相環的數字信號輸出端的數字輸出信號是一個過采樣輸出的1比特信號,它所代表的電壓值(平均占空比)與傳感器電容值變化成正比例。
傳感器電容值為某一恒定值時,環路穩定情況下各相應點的波形圖如圖2所示。因為傳感器電容值恒定,所以傳感器控制振蕩器為一固定頻率。數字控制振蕩器的頻率在最大值和最小值間切換。數字輸出信號代表著傳感器控制振蕩器和數字控制振蕩器的相位差,因此,在環路鎖定的情況下,的平均值等于。所以當過采樣輸出經數字濾波后,就是相對應的數字信號輸出。
本發明采用全數字結構,電路結構簡單,輸入與輸出之間保持良好的線性,可以工作在接近工藝閾值電壓的超低電源電壓下,降低整體電路的功耗。本發明選用開關式鎖相環(BBPLL)為整個電路的控制環路,具有低壓低功耗、節省芯片面積、容易改變尺寸及受工藝影響小等優點。
附圖說明
圖1為本發明全數字集成電容式傳感器接口電路結構圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于合肥工業大學,未經合肥工業大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410108964.8/2.html,轉載請聲明來源鉆瓜專利網。





