[發明專利]介層窗層的介層窗圖案化掩膜分配的方法有效
| 申請號: | 201410108600.X | 申請日: | 2011-07-28 |
| 公開(公告)號: | CN103956322B | 公開(公告)日: | 2017-01-04 |
| 發明(設計)人: | 林本堅;高蔡勝;劉如淦;黃文俊 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/31 | 分類號: | H01L21/31 |
| 代理公司: | 北京中原華和知識產權代理有限責任公司11019 | 代理人: | 壽寧,張華輝 |
| 地址: | 中國臺灣新竹 市*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 介層窗層 介層窗 圖案 化掩膜 分配 方法 | ||
本申請是申請號為201110219319.x的名稱為“介層窗層的介層窗圖案化掩膜分配的方法”的發明專利申請的分案申請,原申請的申請日是2011年07月28日。
【相關申請案的交叉引用】
本申請案請求申請號為61/418,204的美國臨時申請案的優先權,其中美國臨時申請案61/418,204在2010年11月30日所提出,且在此將其整體內容以參照方式合并至本申請案中。
本申請案與發明名稱為「檢測并索引雙重圖案化布局的方法(Method?for?Checking?and?Indexing?Double?Patterning?Layout)」的美國申請案12/788,789有關,其中美國申請案12/788,789在2010年5月27日所提出,且在此將其整體內容以參照方式合并至本申請案中。
技術領域
本發明涉及一種半導體制造,特別是涉及一種使用雙重圖案化技術(Double?Patterning?Technology;DPT)的半導體制造。
背景技術
雙重圖案化工藝為微影(Lithography)所發展的技術,藉以強化元件密度(Feature?Density)。通常,為了形成晶圓之上的集成電路(Integrated?Circuits;IC)元件,使用包括有涂布光阻并于光阻的上定義圖案的微影技術。圖案化光阻中的圖案先定義于微影掩膜(Mask)中,并以微影掩膜中的透明(Transparent)部分或不透明(Opaque)部分來加以實施。接著,光阻中的圖案轉移至晶圓制造的元件之上。
隨著IC尺寸的向下縮減,光學近接效應(Optical?Proximity?Effect)顯示出一日益嚴重的問題。當二分隔的元件線條太過靠近彼此時,在二線條間的空間(Space)及/或節距(Pitch)可能超出光源的解析度(Resolution)限制。為了解決此一問題,雙重圖案化技術為一解決方式。將相近設置的元件線條分隔至同一雙重圖案化掩膜組的二掩膜中,其中上述二掩膜用來圖案化材料層。在雙重圖案化掩膜組的每個掩膜中,線條與線條間的距離增加而超越了位于單一掩膜中的線條與線條間的距離,因此,能夠克服上述的解析度限制。
由此可見,上述現有的雙重圖案化介層窗掩膜分配方法在方法上,顯然仍存在有不便與缺陷,而亟待加以進一步改進。為了解決上述存在的問題,相關廠商莫不費盡心思來謀求解決之道,但長久以來一直未見適用的設計被發展完成,而一般產品又沒有適切結構能夠解決上述問題,此顯然是相關業者急欲解決的問題。因此如何能創設一種新型的介層窗層的介層窗圖案化掩膜分配的方法,,實屬當前重要研發課題之一,亦成為當前業界極需改進的目標。
發明內容
本發明的目的在于,提供一種使用DPT的介層窗層的介層窗圖案化掩膜分配的方法,藉由考慮介層窗與其底下或其上的金屬層的不同掩膜的關聯性來建立此介層窗層的介層窗掩膜的分配,來減少制造時其與上下金層間的對齊(或重疊)錯誤,以增加其與金屬層間的置放性(landing),并增加金屬層間的良好連接性,而得到較好的電性及工藝優良率。
本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種介層窗層的介層窗圖案化掩膜分配的方法,其中該方法使用一雙重圖案化技術,且該方法包括以下步驟:決定該介層窗層的一介層窗是否觸及或連接至分配至一第一金屬掩膜的一底下金屬結構或一上方金屬結構;假如該介層窗觸及或連接至分配至該第一金屬掩膜的該底下金屬結構或該上方金屬結構,將該介層窗分配至一第一介層窗掩膜,其中該第一介層窗掩膜對準該第一金屬掩膜;以及假如該介層窗并未觸及或連接至分配至該第一金屬掩膜的該底下金屬結構或該上方金屬結構,將該介層窗分配至一第二介層窗掩膜,其中工藝中該第二介層窗掩膜對齊一第二金屬掩膜,該第二金屬掩膜不同于該第一金屬掩膜。
本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的的方法,其中所述的介層窗層的多個介層窗對準個別觸及或連接的底下金屬結構或上方金屬結構,藉以改善介層窗置放性、介層窗阻抗或介層窗優良率。
前述的的方法,其中在決定該介層窗層的該介層窗是否觸及或連接該底下金屬結構或該上方金屬結構的步驟之前,更包括:分配部分的該底下金屬結構或部分的該上方金屬結構至該第一金屬遮罩;以及分配另一部分的該底下金屬結構或另一部分的該上方金屬結構至該第二金屬遮罩。
前述的的方法,其還包括:工藝上對準該第一金屬掩膜與該第二金屬掩膜。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410108600.X/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種快速乳化裝置
- 下一篇:一種制備抗PID薄膜的方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





