[發(fā)明專利]具有電源反接保護功能的CMOS調整集成電路結構

有效

• 申請?zhí)枺?/td>: 201410104489.7
• 申請日: 2014-03-20
• 公開（公告）號: CN103824855A
• 公開（公告）日: 2014-05-28
• 發(fā)明（設計）人: 田劍彪;王堅奎;俞明華
• 申請（專利權）人: 紹興光大芯業(yè)微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發(fā)明涉及保護電路領域，尤其涉及反接保護電路領域，具體是指一種具有電源反接保護功能的CMOS調整集成電路結構。

背景技術

CMOS（Complementary?Metal-Oxide-Semiconductor?Transistor，互補金屬氧化物半導體）工藝里的PMOS（P溝道金屬氧化物半導體）管結構如圖1所示，在P型襯底上做一個N型摻雜的Nwell（N阱層。PMOS管做在Nwell里面，Nwell和P型襯底之間構成一個寄生二極管（如圖2所示）。CMOS工藝時的NMOS管結構如圖2所示，NMOS管的漏端D與P型襯底存在一個寄生二極管。集成電路設計時，如果有PMOS管的B端（Nwell）或者有NMOS（N溝道金屬氧化物半導體）管的D端接到外部電源VDD（電源電壓），則當集成電路在安裝應用時，如果使用人員不小心將地線和電源線混淆，將芯片的VDD端接到外部電源的GND（接地），芯片的GND端接到外部電源的VDD。則集成電路襯底與PMOS管的B端或者襯底與NMOS的漏端存在的寄生二極管就會正向導通，并且產生很大的電流和功耗。芯片會因為在大功耗下溫度過高而燒毀。

現有技術在解決上述問題一般有兩種方法：

方法一：如圖3所示，芯片應用時，在芯片電源腳外接一個保護二極管，保護二極管的陰極接芯片的電源腳，陽極接外部電源。當外部電源連接正常時，保護二極管正向導通，芯片寄生二極管截止，芯片正常工作。當外部電源反接時，外部電源通過寄生二極管將保護二極管的陰極電壓充電到電源電壓，而保護二極管的陽極為地電位。此時由于保護二極管反向截止，沒有電流流過芯片，因而有效的保護了芯片不被大電流燒壞。

方法二：如圖4所示,將保護二極管內置到集成電路里面。保護二極管的陽極接電源腳VDD端，二極管的陰極接內部電路。當外部電源反接時，內置保護二極管反向截止，從而保護電路不被燒壞。

方法一在電路外圍增加了一個保護二極管因而增加了芯片的使用成本。同時，因為保護二極管的導通需要一個導通電壓Von，外部電源在給芯片供電時會有一個Von的電壓損失，從而增加電路的最低使用電壓。方法二同樣因為保護二極管上的Von電壓損失，會使芯片可以使用的最低工作電壓變高。

發(fā)明內容

本發(fā)明的目的是克服了上述現有技術的缺點，提供了一種能夠無需增加外圍保護二極管即可實現電源反接保護、不影響集成電路的最低工作電壓、具有更廣泛應用范圍的具有電源反接保護功能的CMOS調整集成電路結構。

為了實現上述目的，本發(fā)明的具有電源反接保護功能的CMOS調整集成電路結構具有如下構成：

該具有電源反接保護功能的CMOS調整集成電路結構，其主要特點是，所述的電路結構包括：

第一PMOS管，所述的第一PMOS管的源極與所述的電路結構的接電源端相連接；

第三PMOS管，所述的第三PMOS管的源極與所述的電路結構的接電源端相連接，所述的第三PMOS管的漏極與所述的電路結構的電源輸出端相連接；

第一寄生二極管，所述的第一寄生二極管的陽極與接地端相連接，所述的第一寄生二極管的陰極與所述的第一PMOS管的背柵極相連接；

第三寄生二極管，所述的第三寄生二極管的陽極與接地端相連接，所述的第三寄生二極管的陰極與所述的第三PMOS管的背柵極相連接；

第一電阻，所述的第一電阻的第一端與接電源端相連接，所述的第一電阻的第二端分別與所述的第一寄生二極管的陰極和第三寄生二極管的陰極相連接。

較佳地，所述的電路結構還包括：

第二PMOS管，所述的第二PMOS管的源極與所述的電路結構的接電源端相連接；

第二寄生二極管，所述的第二寄生二極管的陽極與接地端相連接，所述的第二寄生二極管的陰極分別與所述的第二PMOS管的背柵極和第一電阻的第二端相連接。

更佳地，所述的電路結構還包括：

第一NMOS管，所述的第一NMOS管的漏極與所述的第一PMOS管的漏極相連接。

更進一步地，所述的電路結構還包括：

第三NMOS管，所述的第三NMOS管的漏極與所述的第一NMOS管的源極相連接，所述的第三NMOS管的源極與接地端相連接，所述的第三NMOS管的柵極與偏置電壓相連接。

再進一步地，所述的電路結構還包括：

第二NMOS管，所述的第二NMOS管的漏極與所述的第二PMOS管的漏極相連接，所述的第二NMOS管的源極與所述的第三NMOS管的漏極相連接。