[發明專利]高速串行I/O鏈路應用中用于從低功率狀態快速而穩健恢復的自適應控制環保護

有效

• 申請號: 201410098134.1
• 申請日: 2014-03-17
• 公開（公告）號: CN104050060B
• 公開（公告）日: 2017-09-15
• 發明（設計）人: Y·何;N·R·納古拉帕里;S·薩卡;I·赫瑞拉梅佳;R·K·利亞那格
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/16
• 分類號: G06F11/16;G06F13/38
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 毛力

1.一種用于控制環保護的裝置，包括：

用于在第一代理處檢測第一比特模式的邏輯單元；

用于基于所述第一比特模式使得一個或多個控制環凍結的邏輯單元，其中所述第一比特模式指示第二代理推測性地進入低功率消耗狀態；

用于在凍結所述一個或多個控制環后并且響應于計時器的期滿來確定所述第二代理是否實際上進入了所述低功率消耗狀態的邏輯單元；

用于檢測第二比特模式的邏輯單元；以及

用于基于所述第二比特模式使得所述一個或多個控制環解凍的邏輯單元，其中所述第二比特模式指示所述第二代理從所述低功率消耗狀態的退出。

2.如權利要求1所述的裝置，其特征在于，所述一個或多個控制環包括以下的一個或多個：時鐘數據恢復CDR控制環、自動增益控制AGC控制環、決策反饋均衡DFE控制環以及連續時間偏移消除CTOC控制環。

3.如權利要求2所述的裝置，其特征在于，其中用于基于所述第二比特模式使得所述一個或多個控制環解凍的邏輯單元用于使得所述CDR控制環在所述AGC控制環、DFE控制環以及CTOC控制環之前解凍。

4.如權利要求2所述的裝置，其特征在于，用于基于所述第二比特模式使得所述一個或多個控制環解凍的邏輯單元用于向所述CDR控制環中注入人工頻率偏移以幫助在啟動所述AGC控制環、DFE控制環以及CTOC控制環之前穿過緩慢響應相位區域進行快速鎖定。

5.如權利要求2所述的裝置，其特征在于，用于基于所述第二比特模式使得所述一個或多個控制環解凍的邏輯單元用于響應于指示所述CDR控制環的捕獲的計時器的期滿而解凍所述AGC控制環、DFE控制環以及CTOC控制環。

6.如權利要求1所述的裝置，其特征在于，第一代理和第二代理經由鏈路耦合且其中所述鏈路包括外圍組件互連快速PCIe鏈路。

7.如權利要求1所述的裝置，其特征在于，所述第一比特模式包括電子空閑有序集EIOS比特模式。

8.如權利要求1所述的裝置，其特征在于，所述第二比特模式包括電子空閑退出有序集EIEOS比特模式。

9.如權利要求1所述的裝置，其特征在于，所述第一代理包括PCIe控制器。

10.如權利要求1所述的裝置，其特征在于，所述第二代理包括輸入/輸出設備。

11.如權利要求1所述的裝置，其特征在于，所述第一代理和所述第二代理經由鏈路耦合。

12.如權利要求11所述的裝置，其特征在于，所述鏈路包括點對點一致互連。

13.如權利要求1所述的裝置，其特征在于，所述第一代理包括用于檢測所述第一比特模式的邏輯單元和用于檢測所述第二比特模式的邏輯單元中的一個或多個。

14.如權利要求1所述的裝置，其特征在于，所述第一代理、所述第二代理以及存儲器位于同一集成電路芯片上。

15.一種用于控制環保護的方法，包括：

在第一代理處檢測第一比特模式并使得一個或多個控制環凍結，其中所述第一比特模式指示第二代理推測性地進入低功率消耗狀態；

在凍結所述一個或多個控制環后并且響應于計時器的期滿來確定所述第二代理是否實際上進入了所述低功率消耗狀態；以及

檢測第二比特模式并使得所述一個或多個控制環解凍，其中所述第二比特模式指示所述第二代理從所述低功率消耗狀態的退出。

16.如權利要求15所述的方法，其特征在于，所述一個或多個控制環包括以下的一個或多個：時鐘數據恢復CDR控制環、自動增益控制AGC控制環、決策反饋均衡DFE控制環以及連續時間偏移消除CTOC控制環。

17.如權利要求16所述的方法，其特征在于，檢測所述第二比特模式使得所述CDR控制環在所述AGC控制環、DFE控制環以及CTOC控制環之前解凍。

18.如權利要求16所述的方法，其特征在于，檢測所述第二比特模式使得向所述CDR控制環中注入人工頻率偏移以幫助在啟動所述AGC控制環、DFE控制環以及CTOC控制環之前穿過緩慢響應相位區域進行快速鎖定。